JPS5917257A - 固定シユ−ト装置 - Google Patents

固定シユ−ト装置

Info

Publication number
JPS5917257A
JPS5917257A JP57126115A JP12611582A JPS5917257A JP S5917257 A JPS5917257 A JP S5917257A JP 57126115 A JP57126115 A JP 57126115A JP 12611582 A JP12611582 A JP 12611582A JP S5917257 A JPS5917257 A JP S5917257A
Authority
JP
Japan
Prior art keywords
chute
semiconductor devices
air cylinder
semiconductor device
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57126115A
Other languages
English (en)
Other versions
JPS6229902B2 (ja
Inventor
Shigeki Takeo
竹尾 重樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57126115A priority Critical patent/JPS5917257A/ja
Publication of JPS5917257A publication Critical patent/JPS5917257A/ja
Publication of JPS6229902B2 publication Critical patent/JPS6229902B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Chutes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の電気特性を連続的に試験するだめ
の試験装置に関し、特に半導体装置を単列に並べて試験
ヘッド部へ7ユートする試験前シュート部の固定シュー
ト装置に係る。
〔発明の技術的背景とその間線点J 例えば工C(半導体集積回路装置)等の半導体装置では
、製造された個々の製品について電気的な特性試駆を行
ない、これらを良品および不艮品に選別することが必要
とされる。そして、大址のIC製品等を連続的かつ自動
的に上1乙の試験を行なうために、所謂高速ハンドラー
を備えた試験装置が従来から使用されている。
第1図は上記従来の半導体装置用試験装置を示す概略説
明図である。同図において、1は連続的に供給される半
導体装置を単列に並べるだめの試験前シュート部である
。該試験前シュート部1で単列に並べられた半導体装置
’I+a2・・・は、試験前シュート郁1のすぐ下流に
配設された試験ヘッド部2へ一個ずつシュートされるよ
うになっている。試験ヘッド部2ではシュートされて来
た半導体装置の電気特性が試験され、良品か不良品かを
判定された半導体装置は選別ンユート部3ヘシュートさ
れる。そして、試験ヘッド部2が空になった後、次の半
導体装置が試験前シュート部1からシュートされて来る
なお、上記半導体装置の試験は、試験ヘッド部2に接続
され丸図示しない試験器で行なわれる。
他方、選別シュート部3は、試験ヘッド部2からシュー
トされて来た半導体装置が良品である場合には11ノ記
図示しない試験器からの指令を得けてこれをそのずぐ下
流に配設されている良品シュート部イヘシュートスる。
棟り、シュートさえて米た半導体装置が不艮品である場
合には、選別ンユート部3は前記図示しない試験器から
の指令によυ90°回転し、回転した向きに配設されて
いる不艮品シュート部5へ不良品半導体装置をシュート
するようになっている。
このように、従来の半導体装置用試験装置は試験ヘッド
部2が1個しか具備されておらず、全体的に単ダ1jの
シュート回路系として構成されていた。しかも、試験ヘ
ッド部2は同時に複数の検体を試験できるように構成さ
れていなかったから、順次1個ずつ半導体装置を試験ヘ
ッド部2に供給し、1個ずつその試験を行なうというシ
ステムを採用せざるを得す、その間のロス時間がかなり
大きいという問題があった。更には、不艮品と判定され
た半導体装置を不良品シュート部6ヘシユートする際に
は選別シュート部3を回転させなければならず、このと
きにもロス時間が生じるという問題があった。これらの
要因によシ、従来の半導体装置用試験装置でハ全体のマ
シーンインデックスが約1.0〜15秒とかなシ犬きく
ならざるを得す、これが作業能率の向上ひいては全体的
な生産性の向上を計る上で大きな障害となっていた。
ところで、上述したところから明らかなように、マシー
ンインデックスの小さい能率的な半導体装置用試験装置
を構成するだめの基本的な構想として、まず試験ヘッド
部2で同時に複数個の半導体装置を試験できるようにす
ることが考えられる。そして、このためには試験ヘッド
部2に対して、そこで同時に試験を行なうべき複数個の
半導体装置を一単位として確実かつ効率的に7ユートす
る機構が必要とされる。
因みに、第1図に示した従来の半導体装置用試験装置に
おいて、試験前シュート部1から試験ヘッド部2へ半導
体装置をシュートする機構を説明すれば次の通シである
。第2図に示すように、試験前ンユート部は供給部1′
および固定シュー)@IW”からなっている。供給部1
′は半導体装置を単列に並べ、かつ1個ずつ分離して供
給する部分であり、固定シュート部fは供給されて来た
半導体装置を試験ヘッド部2ヘシュートする部分である
。固定/ニート部1“の上端部には供給部1′から半導
体装置がシュートされて来たことを検知するだめの検知
器6が設けられている。壕だ、そのシュート方向に沿っ
て二つのベンエアシリンダ7.8が設けられ、該ベンエ
アシリンダ7.8の間には下流方向に向いたシュート用
ブローノズル9が設けられている。
供給部1′から固定シュート部1“へ半導体装置がシュ
ートされて来ると、検知器6がこれを検知してまず下流
側のベンエアシリンダ8を突出させ、半導体装置を係止
して停留させる。この状態で次の半導体装置がシュート
されて来ると、検知器6がこれを検知し、今度は上流■
ljのペンエアシリンダ7を突出させて半導体装置を係
留する。続いて、ペンエアシリンダ8だけが引込んで半
導体装置の係留を解除すると同時に、ブローノズル9の
吹出しにょシ係留の解除された半導体装置を試験−ラド
部2ヘシュートする。
このとき、ペンエアシリンダ8は半導体装置を係留した
ままである。次いでペンエアシリンダ8が再び突出する
と同時に今紋はペンエアシリンダ7が引っ込み、これで
係留を解除された半導体装置は落下してペンエアシリン
ダ8に係留される。そして、供給部1′から新たな半導
体装置がシュートされて来たとき、ペンエアシリンダ7
は検知器6の検知信号にょシ再び突出してこれを係留す
る。以後、同様の動作によって半導体装置は1個ずつ試
験ヘッド部2ヘシュートされることになる。
さて、従来の半導体装置用試験装置において半導体装置
を試験ヘッド部へ7ユートするために用い、られていた
上記のようなンユート機構による限り、111述した爪
木的な考え方を実現してマシーンインデックスの小さい
能率的な試験装置を構成することはできない。即ち1、
上記の/ニート機構ではシュートタイミングヲ完全にコ
ントロ−ルできる半導体装置の数、即ち、ブローノズル
9の吹出しによって7ユートされ得る状態にある半導体
装置の数は1個だけである。
一方、試験ヘッド部2で複数個の半導体装置を同時にセ
ットして試験しようとすれば、その数と同数の半導体装
置についてそのシュートタイミングを完全に輛御しなけ
ればならず、もしそれができなければ試験ヘッド2に複
数の半導体装置を確爽にセットすることはできない。従
って、上記の7ユ一ト機構による限りは試験ヘッド部2
で同時に複数の半導体装置の試験を行なう構成を実現す
ることはできない。
〔発明の目的〕
本発明は上記事(ffK龜与てなされたもので、試験ヘ
ッド部で同時に複数の半導体装置を試験できる半導体装
置用試験装置の実現を可能とするために、複数個の半導
体装置を一単位とし、かつその総てのシュートタイミン
グを完全に制御して試験ヘッド部へシュートできる固定
シュート装置を提供するものである。
なお、複数個の半導体装置を同時に試験するためには試
験ヘッド部そのものにもそれに通した機構が必要とされ
るが、これは本発明の範囲外である。
〔発明の概要〕
本発明の固定シュート装置は半導体装置用試験装置にお
いて供給シュート部と試験ヘッド部の間に固定され、か
つ両者のシュート列と2!!通して配設されるもので、
供給ンユート部から1個ずつシュートされて来る複数個
の半導体装置をそのシュート列内に収容すると共に、収
容した複数の半導体装置の総てのシュートタイミングを
完全に制御してこれらを試験ヘッド部ヘシュートするも
のである。その具体的な構成は、供給シュート部から半
導体装置がシュートされて来たことを検知するだめの検
知器と、検知された半導体装置の係止および係th解除
をするだめのペンエアシリンダと、半導体装置を試験ヘ
ッド部へ7ユートするためのブローノズルとを一組とす
るンユートタイミング制?1llF、&構を固定シュー
ト装置のシュート列に沿って複数組設けたことを特徴と
するものである。
実施例 第3図は本発明の一実施例になる固定シュート装置の平
面図であシ、第4図はその側面図である。これらの図に
おいて、Uは固定シュート装置である。該固定シュート
装置ILには第4図に図示する下方支持枠12および上
方支持枠13によって限定されたシュート列14が形成
されている。シュートタI]14の下方部位にはシュー
トされて来た半導体装置を検知するだめの検知器15a
が設けられている。該検知器15aとしては下方支持枠
12に埋設した光フアイバーセンサが用いられている。
芽だ、このの上流側には下流方向に向けて傾斜したブロ
ーノズル17aが上方支持枠I3に設けられている。ペ
ンエアシリンダ16aは検知器J5aが半導体装置のシ
ュートを検知するとシュート列14内に突出してこれを
係止するようになっている。また、ブローノズル17a
はペンエアシリンダ16aがシュート列14から後退す
る動作に同期してエアーを吹き出すことによシ、ペンエ
アシリンダ16aの係止が解除された半導体装置を次段
部ヘンニートするようになっている。このように、上記
検知器15a1ペンエアシリンダJ6aおよびプロ−ノ
ズル17aU1組のシュートタイミング制御1磯構を構
成している。そしで、シュート列14にはその上方部位
にも検知器15b1ペンエアシリンダI6bおよびブロ
ーノズル17bからなる同様のンユートタイミング制御
機構が設けられている。
なお、20は半導体装置用試験装#において固定シュー
ト装置−の直前に配設される供給7ユ一ト部であシ、3
0は固定シュート装置凪のiIi後に配設される試験ヘ
ッド部である。
図示のように、これらはその7ユートタ11が相互に連
通した状態で固定して配設される。
上記構成からなる固定シニート装置口の作用を説明すれ
ば次の通シである。供給シュート部20からは従来と同
様、半導体装置が111fAずつ分離されて固定シュー
ト装置11のシュート列14にシュートされて来る。半
導体装置がシュートされて来るとまず検知器15aがこ
れを検知してペンエアシリンダJ6aを突出させ、これ
によυ半導体装置はペンエアシリンダ16aに係留され
る。次の半導体装置がシュートされて来ると、今度は検
知器15bがこれを検知してペンエアシリンダ16bを
突出させ、該ペンエアシリンダ16bによシ半導体装置
はシュート列14円に係留される。こうして2個の半導
体装置が固定ンユート装置口に収容された後、ペンエア
シリンダ16aがシュート列I4がら後退すると同時に
ブローノズル17aからエアーが吹き出され、係留を解
除された半導体装置は試験ヘッドs30に7ユートされ
る。続いて、ペンエアシリンダ16aは後退した壕−土
、今度はペンエアシリンダ16bが後退すると同時にブ
ローノズル17bからエアーが吹き出され、シュート列
14の上方g1位に係留されていた半導体装置が試験ヘ
ッド部30にシュートされる。
なお、試験ヘッド部30は固定シュート装置11からシ
ュートされて来る2個の半導体装置にセットして同時に
その電気特性試験を行なえるように構成されておシ、ま
た供給ンユート部20は固定シュート装置己がシュート
動作をしている間は半導体装置の供給を行なわないよう
に構成されているが、これらの構成自体は本発明の範囲
外であるから省略する。
上記実施例の固定ンユート装置口によれば、供給シュー
ト部20から1個ずつ分離してシュートされて来る半導
体装置2個をそのシュート列14内に収容し、これを1
単位として1個ずつ試験ヘッド部30ヘシュートするこ
とができる。しかも、その際に2個の半導体装置は夫々
の係留位置に設けられた独立のシュートタイミング制御
機構によυ完全にシュートタイミングが制御されている
。従って、この固定シュート装置によれば試験ヘッド部
30に2個の半導体装置を一単位とし、しかも個々の半
導体装置が所定の試験位置に確実にセットされるタイミ
ングで1 イ15ずつシュートすることができ、これに
より試験ヘッド部30で同時に2個の半導体装置の試験
を行なうだめのシュートシステムを実現することができ
る。
なお、本発明は上記実施例に限定されるものではなく、
檎々の変更例が可能である。例えば、シュート動作14
に3組以上のシュートタイミング制御機構を設けること
により3個以上の半導体装置を1単位として試験ヘッド
部ヘシニートするようにすることができる。
また、検知器15a、15bとしては光フアイバーセン
サ以外にも、マイクロスイッチ等の通常使用されている
種々のセンサを用いることができる。
〔発明の効果〕
以上舒述したように、本発明の固定シュート装置によれ
ば半導体装置用試験装置の試験ヘッド部で複数個の半導
体装置を同時に試験する構成を採用することがシステム
的に可能となシ、これによってマシーンインデックスの
小さい効率的な半導体装置用試験装置の実現を可能とす
ることができる。 。
【図面の簡単な説明】
第1図は従来の半導体装置用試験装置を概略的に示す説
明図、第2図は従来の半導体装置用試験装置において、
半導体装置を試験ヘッド部ヘシュートする固定シュート
部の構造を示す平面内、第3図は本発明の一実施ft1
Jになる固定シュート装置の平面図であり、第4図はそ
の側面図である。 口・・・固定シュート装置、12・・・下方支持枠、1
3・・・上方支持枠、14・・・シュート列、15a。 25b・・・検知器、  16a、16b・・・ペンエ
アシリンダ、I7a、I7b・・・ブローノズル、2θ
・・・供給シュート部、30・・・試験ヘッド部。 出願人代理人  弁理士 銘 江 武 彦第1図 第2図

Claims (1)

  1. 【特許請求の範囲】 fil半導体装置用試験装置において供給シュート部か
    ら1個ずつ分離されてシュートされて来る半導体装置を
    複数個収容すると共に、これをその下流に配設された試
    験ヘッド部ヘシュートする固定シュート装置であって、
    その中を半導体装置がシュートされるシュート列を具備
    すると共に、該シュート列にシュートされて来た牛4本
    装置を検知するための検知器、該検知器の検知信号によ
    シフニート列に突出して半導体装置を係留するペンエア
    シリンダおよび該ペンエアシリンダの係留解除動作に同
    期して半導体装置を次段部ヘシュートするブローノズル
    からなるシュートタイミング制御機構を前記シュート列
    に沿って複数組設けたことを特徴とする固定シュート装
    置f。 (2)前記検知器として光ファイバーセンサを用いたこ
    とを特徴とする特許請求の範囲第(1)項記載の固定シ
    ュート装置。 (3)前記光フアイバーセンサが前記シュート列を限定
    する壁体に埋設されていることを特徴とする特許請求の
    範囲第(2)項記載の固定シュート装置。 (4)前記ブローノズルが前記シュート列針限定する壁
    面と所定の角度をなして該壁体に埋設されていることを
    特徴とする特許請求のH1α囲第(1)項乃至第(3)
    項の何れか1項記載の1]定シユート装置。 (5)前記ペンエアシリンダが前記シュート列を限定す
    る壁体に埋設されていることを特徴とする特許[in求
    の範囲第+11項乃至第(41項の何れか1項記載の画
    定シュート装置。
JP57126115A 1982-07-20 1982-07-20 固定シユ−ト装置 Granted JPS5917257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57126115A JPS5917257A (ja) 1982-07-20 1982-07-20 固定シユ−ト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57126115A JPS5917257A (ja) 1982-07-20 1982-07-20 固定シユ−ト装置

Publications (2)

Publication Number Publication Date
JPS5917257A true JPS5917257A (ja) 1984-01-28
JPS6229902B2 JPS6229902B2 (ja) 1987-06-29

Family

ID=14927002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57126115A Granted JPS5917257A (ja) 1982-07-20 1982-07-20 固定シユ−ト装置

Country Status (1)

Country Link
JP (1) JPS5917257A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619898U (ja) * 1984-06-25 1986-01-21 富士通株式会社 半導体装置の傾斜落下式自動送り装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619898U (ja) * 1984-06-25 1986-01-21 富士通株式会社 半導体装置の傾斜落下式自動送り装置

Also Published As

Publication number Publication date
JPS6229902B2 (ja) 1987-06-29

Similar Documents

Publication Publication Date Title
JP2671817B2 (ja) 半導体集積回路の検査方法
US4639664A (en) Apparatus for testing a plurality of integrated circuits in parallel
EP0568239B1 (en) Built-in self-test network
JP2002032998A (ja) 半導体記憶装置の不良解析装置
US20040128406A1 (en) Test sequences generated by automatic test pattern generation and applicable to circuits with embedded multi-port RAMs
US6058255A (en) JTAG instruction decode test register and method
US5673273A (en) Clock controller for embedded test
US3587852A (en) Control apparatus
JPS6229902B2 (ja)
US7882454B2 (en) Apparatus and method for improved test controllability and observability of random resistant logic
JPS6227541B2 (ja)
JPS628938B2 (ja)
JPS594133A (ja) 半導体装置の試験装置
JPH06194421A (ja) 半導体装置
JPS59207370A (ja) 巻管を搬送ベルト上に載せるための装置
JPS6230695B2 (ja)
CN1738020B (zh) 有选通数据和时钟的自定时的可靠性和产品载体
JPS6237467B2 (ja)
JPH08262103A (ja) Ic搬送器が循環するオートハンドラの再選別方法
JPS59105332A (ja) 半導体装置用自動測定機
JPS6142929A (ja) 半導体装置の測定装置
JPS59211874A (ja) 集積回路試験装置
JP2590010B2 (ja) 検査装置
JPH0717026Y2 (ja) Ic試験装置
JP2509632Y2 (ja) Ic試験用搬送装置