JPS6230695B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の電気特性を連続的に試験
するための半導体装置用試験装置に関する。 〔発明の技術的背景〕 半導体装置、例えばIC（半導体集積回路装
置）では製造された個々の製品について電気特性
の試験を行ない、良品と不良品とを選別すること
が必要とされる。そして、大量のIC製品につい
て連続的かつ自動的に上記の試験および選別を行
なうため、所謂高速ハンドラーを備えた試験装置
が従来から使用されている。この従来の半導体装
置用試験装置について、以下第１図ａ〜ｅおよび
第２図ａ〜ｅを参照して説明する。 まず、第１図ａについてその構成を説明する
と、同図において１は連続的に供給される半導体
装置、例えばICを単列に並べるための試験前シ
ユート部である。該試験前シユート部１で単列に
並べられたICx₁，x₂……は、試験前シユート部１
の下流側に設置された試験ヘツド部２に一個ずつ
シユートされる。試験ヘツド部２ではICの電気
特性を一個づつ試験して良品か不良品かを判定し
た後、これを選別シユート部３にシユートする。
選別シユート部３は、シユートされて来たICが
良品であればこれを良品シユート部４にシユート
し、また不良品である場合にはこれを直交方向に
配設された不良品シユート部５へシユートするこ
とにより良品と不良品とを選別するようになつて
いる。 次に、第１図ａ〜ｅに従つて良品のICx₁が選
別されるプロセスを説明すると、第１図ａは試験
ヘツド部２にセツトされた良品のICであるx₁の
試験が完了した状態を示している。こうして良品
と判定されたICx₁は選別シユート部３から更に
良品シユート部４にシユートされ、同時に次の
ICx₂が試験ヘツド部２にシユートされ、セツト
される（第１図ｂ図示）。続いて、新たに試験ヘ
ツド部２にセツトされたICx₂の試験開始がオン
され（第１図ｃ図示）、試験が行なわれた後（第
１図ｄ図示）、ICx₂の試験がオフされる（第１図
ｅ図示）。 他方、このICx₂が不良品であつたとして、そ
の選別のプロセスを第２図ａ〜ｅに従つて説明す
れば次の通りである。第２図ａは第１図ｅの状
態、即ち、不良品ICx₂の試験が完了した状態を
示している。こうしてICx₂が不良品と判定され
ると、このICx₂は選別シート部３へシユートさ
れ、同時に次のICx₃が試験ヘツド部２へシユー
トされてセツトされる（第２図ｂ図示）。続い
て、選別シユート部３が90゜回転されて不良品
ICx₂は不良品シユート部５へシユートされ、こ
の間に試験ヘツド部２にセツトされた次のICx₃
の試験開始がオンされる（第２図ｃ図示）。その
後、ICx₃の試験が行なわれ（第２図ｄ図示）、更
にその試験がオフされる（第２図ｅ図示）。試験
を完了したこのICx₃は、良品であるが不良品で
あるかによつて第１図または第２図について説明
したと同様のプロセスで選別されることになる。 〔背景技術の問題点〕 上記のように、従来の半導体装置用試験装置は
試験ヘツド部２が１個しか具備されておらず、全
体的に単列のシユート回路系として構成されてお
り、しかも試験ヘツド部２は同時に複数の検体を
試験できない構成になつていたから、原次１個ず
つ被試験体を試験ヘツド部２に供給せざるを得な
い機構になつていた。更には不良品を選別する際
には選別シユート部３を回転させて向きを変えな
ければならず、これらの要因により、従来の試験
装置においては被試験体１個の電気特性試験を行
なうためのマシーンインデツクスが約1.0〜1.5秒
とかなり大きくならざるを得なかつた。このよう
なことから、半導体装置の試験および選別工程に
おける作業能率の向上、ひいては全体的な生産性
の向上を計るために、より迅速かつ効率のよい半
導体装置用試験装置が望まれていた。 〔発明の目的〕 本発明の第１の目的は試験ヘツド部を並列に複
数設けることにより、複数列のシユート回路系を
有する半導体装置用試験装置を提供することであ
る。 本発明の第２の目的は、一つの試験ヘツド部で
複数の半導体装置を同時に試験できる半導体装置
用試験装置を提供することである。 本発明の第３の目的は、並列に配列された複数
の試験ヘツド部からシユートされて来る半導体装
置を効率よく良品と不良品とに選別することがで
きる半導体装置用試験装置を提供することであ
る。 本発明のより一般的な目的は、上記の目的を達
成することにより、迅速かつ効率のよい半導体装
置用試験装置を提供することである。 〔発明の概要〕 本発明の半導体用試験装置における第１の特徴
は、供給部から供給される半導体装置を単列に並
べるための１つの固定された試験前シユート部に
対して、これらの半導体装置の電気特性試験を行
なう複数の固定された試験ヘツド部を並列に配設
すると共に、該試験ヘツド部と前記試験前シユー
ト部との間に横方向に可動な分配シユート部を設
け、試験前シユート部から単列で供給される半導
体装置を複数並列に設けられた個々の試験ヘツド
部に分配シユートするようにしたことである。こ
れにより、試験ヘツド部を含む複数の並列シユー
ト回路系を構成することができ、従来の単列シユ
ート回路系よりも効率のよい試験装置が得られ
る。しかも、この分配シユート部に複数のシユー
ト列を並列に設けることにより、その一つのシユ
ート列に前記試験前シユート部から半導体装置を
シユートする動作と、既に半導体装置がシユート
されている別のシユート列から前記試験ヘツド部
の一つに半導体装置をシユートする動作とを同時
に行なうことができる。従つて、この場合は半導
体装置を各試験ヘツド部に分配シユートするため
のマシーンインデツクスをほとんどゼロにするこ
とができる。 本発明の半導体装置用試験装置における第２の
特徴は、前記個々の試験ヘツド部が複数の半導体
装置の電気特性試験を同時に行なえるようにした
ことである。従つて当然のことながら、前記分配
シユート部の各シユート列は試験ヘツド部で同時
に試験されるのと同数の半導体装置を収容できる
ようになつている。この特徴によつて従来よりも
効率よく試験を行なえることは更に説明するまで
もなく明らかである。 本発明の第３の特徴は、前記並列に複数設けら
れた試験ヘツド部に対して単列の良品シユート部
を設けると共に、該良品シユート部と前記試験ヘ
ツド部との間に横方向に可動な選別シユート部を
設け、該選別シユート部によつて試験ヘツド部で
の試験を終えた半導体装置のうちの良品のみを前
記良品シユート部へ選別シユートするようにした
ことである。この選別シユート部は複数のシユー
ト列を含むように構成することができ、また、そ
れとは別に特に不良品選別用のバイパスシユート
列を含ませてもよい。また、前記良品シユート部
と並列に不良品シユート部を設けることができ、
この不良品シユート部は複数並列に設けることが
できる。このような選別機構によれば従来よりも
迅速かつ効率的に良品および不良品を選別するこ
とができる。 本発明の半導体装置用試験装置は、上記三つの
特徴によつてマシーンインデツクスを実質的にゼ
ロにすることをも可能としたものである。 〔発明の実施例〕 第３図は本発明の一実施例になる半導体装置用
試験装置の概略構成を示す説明図である。同図に
おいて、１１は試験前シユート部である。該試験
前シユート部１１は半導体装置の供給部に連結さ
れており、供給される半導体装置はこの試験前シ
ユート部１１中を矢印方向に単列で供給されて来
る。試験前シユート部１１のすぐ下流側には分配
シユート部１２が配設されている。該分配シユー
ト部１２には夫々二つの半導体装置を収容できる
二つのシユート列１２_１，１２_２が並列に含まれ
ており、また全体が図中矢印で示すように横方
向、即ち半導体装置の流れ方向と直交する方向に
可能になつている。この分配シユート部１２のす
ぐ下流側には二つの試験ヘツド部１３_１，１３_２
が並列に設けられている。個々の試験ヘツド部１
３_１，１３_２には図示しない一つの試験器に接続
された試験用接点が設けられており、試験ヘツド
部１３_１，１３_２にセツトされた半導体装置のリ
ードにこの試験用接点を接触させて試験が行なわ
れるようになつている。また夫々の試験ヘツド部
１３_１，１３_２は同時に二つの半導体装置をセツ
トして試験を行なうようになつており、この試験
は総て前記図示しない一つの試験器で行なわれ
る。 前記分配シユート部１２は、その一方のシユー
ト列１２_１が前記試験前シユート部１１の直下に
位置するときに他方のシユート列１２_２は前記試
験ヘツド部１３_２の直上に位置し、また分配シユ
ート部１２のシユート列１２_２が試験前シユート
部１１の直下に位置するときには他方のシユート
列１２_１が試験ヘツド部１３_１の直上に位置する
ように配設されている。そして、分配シユート部
１２が矢印方向に移動することにより、二つのシ
ユート列１２_１，１２_２には片方ずつ交互に試験
前シユート部１１から半導体装置２個がシユート
されると同時に、他方のシユート列からはその直
下に位置する試験ヘツド部１３_１または１３_２へ
半導体装置２個をシユートするようになつてい
る。 試験ヘツド部１３_１，１３_２のすぐ下流側に
は、図中矢印で示すように横方向に可動な選別シ
ユート部１４が配設されている。該選別シユート
部１４には、夫々２個の半導体装置を収容できる
二つのシユート列１４_１，１４_２が並列に含まれ
ている。この選別シユート部１４のすぐ下流側に
は単列の良品シユート部１５が配設されている。
該良品シユート部１５は、良品として選別された
半導体装置を収納しておくための図示しない良品
収納部に連結されている。 前記選別シユート部１４は、その一方のシユー
ト列１４_１が前記試験ヘツド部１３_１の直下に位
置するときに他方のシユート列１４_２は良品シユ
ート部１５の直上に位置し、またシユート列１４
_２が試験ヘツド部１３_２の直下に位置するときに
はシユート列１４_１が良品シユート部１５の直上
に位置するようになつている。そして、この選別
シユート部１４は前記図示しない試験器からの指
示を受けて動作し、試験ヘツド部１３_１，１３_２
から交互にシユートされて来る半導体装置の良品
のみを夫々対応するシユート列１４_１または１４
_２内に受け取つた後、横方向に移動してこの良品
の半導体装置を良品シユート部１５にシユートす
るようになつている。 なお、試験前シユート部１１、分配シユート部
１２、試験ヘツド部１３_１，１３_２、選別シユー
ト部１４は、半導体装置を１個づつ次段部へシユ
ートできるようになつている。このシユート機構
としてはブローノズルによるシユート機構を用い
ることができる。 他方、シユートされた半導体装置を次段部に停
留させる機構としては、半導体装置のシユートを
検知する検出装置およびこの検出装置の検出信号
により動作するストツパ用ペンエアシリンダを用
いることができる。 また、分配シユート部１２および選別シユート
部１４を横方向に移動させるための機構としては
駆動用エアシリンダによる駆動機構を用いること
ができる。 そして、当然ながら上記各部の動作は下記の作
用例で説明する一連の関連した形で動作するよう
に、図示しない試験装置をも含めて全体的に制御
されている。 以下、第４図〜第６図を参照し、上記実施例に
なる半導体装置用試験装置が連続的に供給される
半導体装置（IC）の電気特性試験を行ない、更
にその試験に基づいてこれらを良品と不良品とに
選別する具体的な作用例を説明する。 作用例 １ (i) 第４図ａは試験ヘツド１３_１にセツトされて
いた二つのICx₁，〓〓の試験が終了したとき
の状態を示している。この試験の結果、IC〓
〓は不良品であつたとする（以下、符号に〇印
を付したICは不良品であることを示す）。この
とき分配シユート部１２は図示の位置にあつ
て、一方のシユート列１２_２からはICy₁，y₂が
試験ヘツド部１３_２へシユートされており、他
方のシユート列１２_１には試験前シユート部１
１から次のICx₃，x₄のシユートが行なわれよう
としている。また、選別シユート部１４は図示
の位置にあつて試験を終了したICx₁，〓〓の
選別を行なう態勢にある。 (ii) 次に、ICx₁，〓〓について夫々良品、不良
品の判定を行なつた図示しない試験器からの指
令により、良品のICx₁だけが選別シユート部
１４にシユートされてシユート列１４_１に収容
される（第４図ｂ図示）。 なお、このとき分配シユート部１２では試験
前シユート部１１からシユート列１２_１に
ICx₃，x₄のシユートが行なわれており、また、
試験ヘツド部１３_２ではICy₁，y₂が分配シユー
ト列１２_２からシユートされ終つて電気的特性
試験のためにセツトされている。 (iii) 次に、選別シユート部１４はシユート列１４
_１に収容されたICx₁を良品シユート部１５へ
シユートするために、図中矢印方向に移動する
（第４図ｃ図示）。 このとき、図示のように不良品のIC〓〓は
試験ヘツド部１３_１に残置されたままである。
また、この状態でもう一方の試験ヘツド部では
ICy₁，y₂の試験が開始され、分配シユート部１
２ではシユート列１２_１にICx₃，x₄のシユート
が完了している。 (iv) 次に、選別シユート部１４はシユート列１４
_１が良品シユート部１５の直上に来たところで
停止し、この状態で良品ICx₁は良品シユート
部１５へシユートされる。これと同時に、試験
ヘツド部１３_１に残置されていた不良品IC〓
〓は図中矢印で示すように不良品収納部へシユ
ートされる（第４図ｄ図示）。 なお、通常は良品シユート部１５と並べて不
良品シユート部を併設するのが普通である。ま
た、この状態でこの不良品シユート部と前記試
験ヘツド部１３_１が連通されるように選別シユ
ート部１４にはシユート列１４_１の左側に不良
品用のバイパスシユート列が設けられ、不良品
はこのバイパスシユート列および不良品シユー
ト部を通つて不良品収納部へ送られることにな
る。 他方、このとき分配シユート部１２はシユー
ト列１２_１に収納されたICx₃，x₄を試験ヘツド
部１３_１へシユートするために図中矢印方向に
移動する。そして、この間に試験ヘツド部１３
_２ではセツトされたICy₁，y₂の試験が行なわれ
る。 (v) 次に、分配シユート部１２はシユート列１２
_１が試験ヘツド部１３_１の直上に来た位置で停
止して、該試験ヘツド部１３_１へICx₃，x₄のシ
ユートを開始する。これと同時に、分配シユー
ト部１２のもう一方のシユート列１２_２では試
験前シユート部１１からICy₃，y₄のシユートが
行なわれる（第４図ｅ図示）。 このとき、試験ヘツド部１３_２ではICy₁，y₂
の試験が終了し、このICy₁，y₂は何れも良品と
判定されたとする。他方、選別シユート部１４
は既に第４図ｄの段階でこのICy₁，y₂を選択す
るために試験ヘツド部１３_２からシユートされ
得る態勢で待期している。 (vi) 次に、試験ヘツド部１３_１での試験を終えて
良品と判定されたICy₁，y₂は両者とも選別シユ
ート部１４のシユート列１４_２にシユートされ
て収容される。この動作はICy₁，y₂を良品と判
定した前記図示しない試験器からの指令で行な
われる（第４図ｆ図示）。 このとき、試験ヘツド部１３_１では分配シユ
ート列１２_１からICx₃，x₄のシユートが完了
し、ICx₃，x₄は試験のためにセツトされる。 (vii) 次に、選別シユート部１４はシユート列に１
４_２に収容された良品のICy₁，y₂を良品シユー
ト部１５へシユートするために、矢印で示すよ
うに左側へ移動する（第４図ｇ図示）。 このとき、分配シユート部１２もそのシユー
ト列１２_２に収容されたICy₃，y₄を試験ヘツド
部１３_２へシユートするために、矢印で示すよ
うに右側へ移動する。他方、試験ヘツド部１３
_１ではセツトされたICx₃，x₄の試験が開始され
る。 (viii) 次に、選別シユート部１４はそのシユート列
１４_２が良品シユート部１５の直上に来た位置
で停止し、収容されていたICy₁，y₂を良品シユ
ート部１５へシユートする。他方、分配シユー
ト部１２もそのシユート列１２_２が試験ヘツド
部１３_２の直上に来た位置で停止し、シユート
列１２_２から試験ヘツド部１３_２へICy₃，y₄の
シユートを開始する（第４図ｈ図示）。 この間、試験ヘツド部１３_１ではICx₃，x₄の
試験が続けられる。 以後は第４図ａ〜ｈまでのプロセスを繰り返す
ことにより、連続的にICの電気特性試験を行な
うと共に、試験ヘツド部１３_１の上方試験部位で
不良品が発見されたときにはこの不良品とその他
の良品とを選別することができる。 作用例 ２ (i) 第５図ａは第４図ａと同じ状態を示してい
る。ただし、この場合は試験ヘツド部１３_１の
下方試験部位にセツトされたIC〓〓が不良品
と判定された点で第４図ａとは異なつている。
この不良品IC〓〓は下記のプロセスにより他
の良品ICから選別される。 (ii) まず、試験ヘツド部１３_１にセツトされてい
たIC〓〓，x₂のうち不良品IC〓〓だけが選別
シユート部１４のシユート列１４_１へシユート
され、選別シユート部１４はIC〓〓を不良品
と判定した図示しない試験器からの指令により
このIC〓〓を停留させることなくそのまま通
過させる。こうして、不良品IC〓〓は不良品
収納部へ送られる（第５図ｂ図示）。 この間に、分配シユート部１２ではシユート
列１２_２から試験ヘツド部１３_２へICy₁，y₂の
シユートを終了し、試験ヘツド部１３_２でこの
ICy₁，y₂のセツトが行なわれる。また、分配シ
ユート部１２のもう一つのシユート列１２_１に
は次のICx₃，x₄のシユートが行なわれる。 なお、この例では作用例１の場合と異なり、
不良品IC〓〓が選別シユート部１４のシユー
ト列１４_１を通して不良品収納部へシユートさ
れている（作用例１で説明したように、通常は
シユート列１４_１の直下に不良品シユート部が
配設されている）。これは、IC〓〓を不良品収
納部へシユートした後、次に良品のICx₂を選
別シユート部１４のシユート列１４_１に受け取
らなければならないからである。即ち、もし作
用例１と同様に（第４図ｄ）選別シユート部１
４を右側に移動させ、シユート列１４_１の左側
に設けたバイパスシユート列を通して不良品
IC〓〓をシユートさせると、次に良品のICx₂
を受けとるために再び選別シユート部１４を左
側に移動させなければならなくなつて動作が複
雑になり、ロスタイムが生じることになる。 (iii) 続いて、試験ヘツド部１３_１に残留されてい
た良品ICx₂が選別シユート部１４のシユート
列１４_１にシユートされ、収納される（第５図
ｃ図示）。 このとき、試験ヘツド部１３_２ではセツトさ
れたICy₁，y₂の試験が開始され、また分配シユ
ート部１２ではシユート列１２_１にICx₃，x₄の
シユートが完了している。 (iv) 次に、選別シユート部１４はシユート列１４
_１に収容された良品ICx₂を良品シユート部１
５にシユート部するため、図中矢印で示すよう
に左側へ移動する（第５図ｄ図示）。 これと同時に、分配シユート部１２はシユー
ト列１２_１に収容されたICx₃，x₄を試験ヘツド
部１３_１へシユートするため、図中矢印で示す
ように左側へ移動する（第５図ｄ図示）。 この間、試験ヘツド部１３_２ではセツトされ
たICy₁，y₂の試験が行なわれる。 (v) 次に、選別シユート部１４はシユート列１４
_１が良品シユート部１５の直上に来た位置で停
止し、シユート列１４_１に収容されていた良品
ICx₂を良品シユート部へシユートする（第５
図ｅ図）。 これと同時に、分配シユート部１２もそのシ
ユート列１２_１が試験ヘツド部１３_１の直上に
来た位置で停止し、シユート列１２_１に収容さ
れていたICx₃，x₄を試験ヘツド部１３_１へシユ
ートする動作およびもう一方のシユート列１２
_２に試験前シユート部１１からICy₃，y₄を受け
取る動作が開始される。また、試験ヘツド部１
３_２ではセツトされたICy₁，y₂の試験が終了す
る（ICy₁，y₂は両方とも良品と判定された）。 (vi) その後は作用例１で説明したと同様の手順で
良品と判定されたICy₁，y₂の選別が行なわれ、
また後続のICの分配、試験および選別が行な
われる（第５図ｆ〜ｈ図示）。 作用例 ３ (i) 第６図ａは第４図ａと同じ状態を示してい
る。ただし、試験ヘツド部１３_１にセツトされ
たIC〓〓，〓〓が両者ともに不良品と判定さ
れた点で第４図ａとは相違する。この場合の選
別プロセスは次の通りである。 (ii) 試験ヘツド部１３_１で不良品と判定された
IC〓〓，〓〓はそのまま選別シユート部１４
のシユート列１４_１へシユートされる。そし
て、選別シユート部１４はIC〓〓，〓〓を不
良品と判定した試験装置からの指令によりこの
IC〓〓，〓〓をそのまま通過させ、通常は良
品シユート部１５の横に並列に配設された不良
品シユート部を通して不良品収納部へ送り出す
（第６図ｂ図示）。 (iii) 次に、選別シユート部１４は試験ヘツド部１
３_２からシユートされて来るICy₁，y₂を受け取
つて選別するため、図示矢印で示すように右側
へ移動を開始し（第６図ｃ図示）、シユート列
１４_２が試験ヘツド部１３_２の直下に来た位置
で停止する（第６図ｄ図示）。 この間における試験前シユート部１１、分配
シユート部１２、試験ヘツド部１３_１，１３_２
での動作は作用例１、作用例２で既に説明した
のと全く同様である。 (iv) その後は作用例１で説明したのと全く同様の
手順により試験ヘツド部１３_２で良品と判定さ
れたICy₁，y₂が良品シユート部１５にシユート
され、また後続のICの分配、試験および選別
が行なわれる（第６図ｅ〜ｈ図示）。 こうして、試験ヘツド部１３_１の上方試験部
位および下方試験部位にセツトされた二個の
ICのうち、何れか一方あるいは双方が不良品
であつたとしても当該不良品とその他の良品と
が選別されることになる。なお、試験ヘツド部
１３_２の方に不良品が発見された場合にも、上
記作用例１〜３と同様の手順でこれらが選別さ
れることは言うまでもない。 上記実施例の半導体装置用試験装置では、同時
に二個の半導体装置の電気特性試験を行なえる二
つの試験ヘツド部１３_１，１３_２を並列に設け、
更に分配シユート部１２および選別シユート部１
４を設けることにより試験ヘツド部を含む二つの
並列したシユート回路系が構成されているから、
従来の試験装置よりも遥かに迅速かつ効率的に半
導体装置の試験および選別をすることが可能であ
る。特に、上記実施例では分配シユート部１２は
二つのシユート列１２_１，１２_２を設け、試験前
シユート部１１から一方のシユート列に半導体装
置のシユートを受ける動作と、他方のシユート列
から一方の試験ヘツド部へ半導体装置を分配シユ
ートする動作とを同時に行なうようにしたため、
前記作用例１〜３で詳細に説明したように、常に
試験ヘツド部１３_１，１３_２の何れかで試験が行
なわれているといつた状態で試験装置全体を動作
させることが可能となつた。更に、このような形
で試験ヘツド部１３_１，１３_２における試験をフ
ルに行なつても、上記作用例で詳述したように、
選別シユート部１４は充分に対応して選別動作を
行なうことができる。この結果、上記実施例では
試験ヘツド部１３_１，１３_２に接続された図示し
ない試験器が常に動作している状態、即ち、全体
のマシーンインデツクスが零の状態での動作を達
成することができる。 なお、上記実施例では並列した二つのシユート
回路系を含むものとして本発明を実施したが、こ
れを三つ以上の並列したシユート回路系を有する
ものとして実施することも可能である。また個々
の試験ヘツド部で同時に３個以上の半導体装置を
試験できるようにすることも可能である。 〔発明の効果〕 以上詳述したように、本発明によれば連続的に
供給される半導体装置の電気的特性試験および選
別を迅速かつ効率的に行なうことのできる半導体
装置用試験装置を提供でき、もつて生産性の向上
に大きく寄与することができるものである。

【図面の簡単な説明】

第１図ａ〜ｅおよび第２図ａ〜ｅは従来の半導
体装置用試験装置の概略構成と、該試験装置によ
り半導体装置を試験および選別する作用を示す説
明図、第３図は本発明の一実施例になる半導体装
置用試験装置の構成を示す概略説明図、第４図ａ
〜ｈ、第５図ａ〜ｈおよび第６図ａ〜ｈは第３図
の実施例になる試験装置により半導体装置を試験
および選別する作用例を示す説明図である。 １１……試験前シユート部、１２……分配シユ
ート部、１２_１，１２_２……分配シユート列、１
３_１，１３_２……試験ヘツド部、１４……選別シ
ユート部、１４_１，１４_２……選別シユート列、
１５……良品シユート部。

Claims (1)

1. 【特許請求の範囲】 １ 連続的に供給される半導体装置を単列に並べ
   てこれを次段へシユートする一つの固定された試
   験前シユート部と、 該試験前シユート部の下流に固定して複数並列
   に設けられた試験ヘツドからなり、夫々の試験ヘ
   ツドが複数個の半導体装置をセツトすると共に、
   セツトした複数個の半導体装置の電気的特性試験
   を同時に行なつた後、これを次段へシユートする
   ように構成された試験ヘツド部と、 該試験ヘツド部の下流に固定して設けられ、半
   導体装置の良品収納部に連結された一つの良品シ
   ユート部と、 前記試験前シユート部と前記試験ヘツド部との
   間で横方向に可動に設けられると共に、並列に配
   設した複数のシユート列を有する分配シユート部
   であつて、一つのシユート列が前記試験前シユー
   ト部と連通しているときに他のシユート列が前記
   試験ヘツド部と連通するようにこれらのシユート
   列を配設することにより、試験前シユート部から
   一つのシユート列へ半導体装置をシユートする動
   作と他のシユート列から試験ヘツド部へ半導体装
   置をシユートする動作とを同時に行なうことによ
   り、試験前シユート部からシユートされて来る半
   導体装置を各シユート列内に複数個収容してこの
   複数個を夫々の試験ヘツドへ順次まとめてシユー
   トする分配シユート部と、 前記試験ヘツド部と前記良品シユート部との間
   で横方向に可動に設けられ、夫々の試験ヘツドか
   らシユートされて来る半導体装置のなかの良品と
   判定されたもののみを収容してこれを良品シユー
   ト部へシユートする選別シユート部であつて、複
   数のシユート列を並列に設け、一つのシユート列
   が前記試験ヘツドの一つと連通するときに他のシ
   ユート列が前記良品シユート部と連通するように
   これらを配設することにより、試験ヘツド部から
   選別シユート部に良品の半導体装置をシユートし
   て収容する動作と選別シユート部から良品シユー
   ト部へ良品の半導体装置をシユートする動作とを
   同時に行なうようにした選別シユート部とを具備
   したことを特徴とする半導体装置用試験装置。