JPS59189723A - タイミングパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｉｌｌ　　発明の技術分野 本発明はタイミングパルス発生回路（こ関し、特（こ機
能素子としてジョセフソン素子を用いたタイミングパル
ス発生１川路を提供しようとするものである。

（２）　　技術の背景 情報処理技術の発展に伴い、電子計算機等の情報処理装
置に対してもより高速化、大写量化が図られつつある。

か力・るｆＷ報処理装置を構成する機能素子の一つとし
て、超電導印象を和用した所ｍｌジョセフソン素子の適
用が試みられている。

かかるジョセフソン素子は、シリコンあるいはガリウム
・砒素等の半梼体材料を用いた素子ζこ比較して、より
高速動作が可能であるという特長を備えている口 かかるジョセフソン素子を機能素子として用いた論理回
路あるいは記憶回路を含むジョセフソン集積回路装置を
駆動する際、該ジョセフソン集積回路装置の制御を行う
制御信号（例えばセント信号あるいはリセット信号）が
必要とされる。しかもかかる制御１Ｍ号は、例えば記憶
回路であれば、デコーダ回路、ドライバ回路あるいはセ
ンス回路等の周辺回路に同一のタイミングで与えられる
必要がある。

（３）発明の目的 本発明は、ジョセフソン集積回路装置内において、例え
ば前記記憶回路の周辺回路に、同一のタイミングで制御
信号を与えるに必ツなタイミングパルスを、当該ジョセ
フソン集Ｍ１ｏ１路の内部において発生せしめるタイミ
ングパルス発生回路ｋ　４７Ｐ供しようとするものであ
る。

（４）発明の構成 このため、本発明によれば、一つのセルフリセッティン
グＡＮＤゲートと、マスター・フリップフロップ電流転
送回路と、スレーブ・フリップフロップ電流転送回路と
を備え、前８１セルフリセツテイングＡＮＤゲートは、
前記スレーブ・スリップ電流転送回路の第２の分枝にお
けるジョセフソン素子ゲートを通る信号と外部久方とを
入力信号とし、論理積出力を前記マスク・フリラグフロ
ップ’Ｆ？　Ｒ４ｈ丹送回路の第１の分枝におけるジョ
セフソン素子ゲートの入力信号とし、前記マスター・フ
＋Ｊ　、グフロンプ電流転送回路の第１の分枝における
ジョセフソン素子ゲートは、前記セルフリセッティング
ＡＮＤゲートの出力及びクロック信号を入力とし、また
第２の分枝におけるジョセフソン素子ゲートは、前記ス
レーブ・フリップ７ロツブ市流転送回路の第１の分枝に
おけるジョセフソン素子ゲートを通る信号とクロック信
号とを入力信号とし、それぞれの分枝ｌこ現われる論理
積信号を前ｄｒ！スレーブ・フリップフロップ電流転送
回路の入力信号とし、前記スレーブ・フリップフロップ
電流転送１９１路の第１及び第２の分枝におけるジョセ
フソン素子ゲートは、それぞれ前記マスター・７リツプ
フロツグ電流転送回路の出力信号と前記クロック信号の
補元信号とを入カイ８号とし、それぞれ分枝に現われる
論理積出力を出力信号とするマスター・スレーブフリッ
プフロップ電流転送回路ヲ、前段の該マスタースレーブ
フリップフロップ電流転送回路内のスレーブフリ、ツブ
フロップの出力全次段のマスター・スレーブフリップフ
ロ・ノブ↑「、流転送回路のセルフリセッティングＡＮ
Ｄ回路の入力信号として複数接続【、７、各マスタース
レーブフリップフロッグ電流転送回路内のマスターフリ
ップフロップ電流転送回路の出力の一方スレープフリッ
プフロップ電流転送回路の出力の一方をタイミングパル
ス出力とするタイミングパルス発生回路が提供される。

以下本発明を実施例をもって詳細に説明する。

（５）発明の実施例 図面第１図は、本発明によるタイミングパルス発生回路
の基本回路要素を構成するセルフリセノテインクＡＮＤ
ゲートヲ含むマスタースレーフ・フリップフロツブ電流
軒送回路を示す。

同図において、Ｊ１〜Ｊ、はジョセフソン素子、ＳＲは
セルフリセッティングＡＮＤゲート、Ｍはマスター・ク
リップフロップ１ｆｆ流虻送回路、Ｓはスレーブ・フリ
ップフロップ電流転送回路である。

またＣ９Ｃはクロック信号及びその補元（反転）信号、
Ｑｍ、Ｑｍはマスター・フリップフロップ川流転送回路
Ｍの出力、Ｑｓ、Ｑｓはスレーブ・フリップフロッグ電
流転送回路Ｓの出力である。

かかるマスタースレーブフリップフロップ電流転送回路
にあっては、クロック信号Ｃ１こ同期して入力端ＪＩＮ
に例えばチップ選択信号Ｃ８等の入力信号パルスが与え
られると、セルフリセッティングＡＮＤゲートＳＲを構
成するジョセフソン素子Ｊ、が臨界電流の抑制された状
態（不活性状態）ｌこスイッチし、バイアス電流源Ｖａ
からのバイアス電流はジョセフソン素子Ｊ１を通ってＶ
ａ’　　に流れる。

このためマスター・スリップフロッグ電流転送回路Ｍの
一方の分枝におけるジョセフソン素子ゲートＪ、が不活
性状態となシ、バイアス電流源Ｖｂからのバイアス電流
は他方の分枝におけるジョセフソン素子ゲートＪ、’に
通ってスレーブ・フリップフロッグ電流転送回路Ｓへ流
れ込む。

従っにの時のマスター・フリップフロツブ電流転送回路
Ｍの出力Ｑｍ及びＱｍはそれぞれハイ（Ｈｉｇｈ）レベ
ル及ヒロー（Ｌｏｗ）レベルトナル。

そして次いでクロックパルスＣが立ち上がるとスレーブ
・フリップフロップ゛止流転送回路Ｓの一方の分枝ｌこ
おけるジョセフソン素子ゲートＪ６が不活性状態となり
、バイアス電流源ｖｂからのバイアス電１流は他方の分
枝におけるジョセフソン素子ゲー）Ｊｓを通９、前記マ
スター・フリップフ従ってこの時のスレーブ・フリップ
フロッグ電流転送回路Ｓの出力Ｑ８及びＱｓは、それぞ
わハイレベル及びローレベルとなる。

次いで、クロック信号Ｃが立ち上がると、前記マスター
・フリップフロップ電流転送回路Ｍのジョセフソン素子
ゲートＪ４が不活性状ｆｆＢ１こスイッチし、該マスタ
ー・フリップフロップ■（流回路Ｍの出力Ｑｍ及びＱｍ
は、それぞれローレベル及びハイレベルに変化する。

次いで、クロック信号Ｃが立ち上がると、前ｄ１スレー
ブ・フリップフロップ電流転送回路Ｓのジョセフソン素
子ゲートＪＩが不活性状態にスイッチｌ、該スレーブ・
フリップフロップ回路Ｓの出力Ｑｓ及び５はそれぞれロ
ーレベル及び）・イしくルに変化する。

本発明にあっては、このようなマスタースレーブ・フリ
シブフロップＫｍ転送回路の出力Ｑｓ’を択段のマスタ
ースレーブ・フリップフロップ電流転送回路の入力信号
として、該マスタースレーブ・クリップフロップ１に流
転送回路を複数段接続し各マスタースレーブ・７リノプ
フロツプ電流転送回路ｆこおける出力Ｑｍ（又はＱｍ）
及び／又はＱＳ（又はｑｌ）を、記憶回路等のタイミン
グパルス出力とする。

すなわち１４２図（こブロックダイヤグラムに示される
よう憂こ、例えば３段接続されたセルフリセッティング
ＡＮＤゲートを含むマスタースレーブ・フリップフロッ
グ電流転送回路Ｆ１〜Ｆ、のそれぞれにおける出力Ｑ　
ｍ　＋　、　Ｑ　ｓ　＋　、　Ｑ　ｍ　２　・・・・・
・を、それぞれタイミングパルス出力とすることができ
る。かかる構成（こおいて、ｎ−１段のマスタースレー
ブ・７リノプフロツプ電流転送−１路Ｑｍ（ｎ−１）の
出力を次段のマスタースレーブ・フリップフロップ電流
転送回路Ｆ　ｎの入力（Ｃ８）Ｉｉ号とした場合の、各
１ｇ号のタイミングを第３図に示３−Ｏ すなわち、複数段接続されたマスタースレーブフリップ
フロッグロ流転送回路Ｆ１〜Ｆ　ｎにあってハ、各マス
タースレーブフリップフロップ１ト°、流転送口路間に
おいて、クロック信号の１周期分遅れた（異った）タイ
ミングにかいて、タイミングパルスを発生させることが
できる。

なお本発明は前記実施例の構成に限られるものではない
。

例工ば前記セルフリセッティングＡＮＤゲートＳＲの構
成においＣ１ジョセフノン素子Ｊ、を抵ｋＲに前き換λ
、その値を適切に！りぶことにより第４図に示されるセ
ルフリセッティングＡＮＤゲートを構成することができ
る。

また前記第２図に示される接Ｆｉ枯成ｌこおいて、Ｑｍ
＋　、ＱＳ＋　＋　Ｑｍ２　＋　　・”等の出力端を延
長することは、動作連動の低下を招く恐れがある。

かかる動作速度の低下を防止するために、第５図イこ示
される如く各出力端を、抵抗負荷のセルフリセッティン
グゲート構成とすることができる。

ｐ９こ、これらの第４図及び第５図に示される構成にあ
っては、バイアス電流を直流にて寿えているが、このバ
イアス電流をクロック信号で与えれば、通常のジョセフ
ソン論理回路と同様のラッチンク動作が実施し得る。

（６）発明の効果 以上のような本発明によれば、記憶装置等の駆動に必要
とされる複数のタイミングパルスを、クロック信号に同
期して形成することができ、ジョセフソン年債回路装置
、特に記憶装置の形成に極めて有効である。

【図面の簡単な説明】

第１図は本発明によるタイミングパルス発生回路の基本
回路要素を構成するマスタースレーブ・フリッグフロノ
プ′１１ｙ流転送回路の構成を示す結線図である。 第２図は、前記マスタースレーブ・フリップフロップ電
流転送回路を複数段接続１−７て構成されるタイミング
パルス発生回路を示すブロックタイヤグラム、第３図は
かかるタイミングパルス発生回蕗の動作状態を示すタイ
ミングチャートである。 第４図及び第５図は、本発明の仙の実施例を示す結線図
である。 図において、Ｊ１〜Ｊ、ｌはジロセフソン素子、ＳＲは
セルフリセッティングＡＮＤゲート、Ｍはマスター・フ
リップフロップ＠流転送回路、Ｓはスレーブ・フリップ
フロップＮＲ転送回路である。 出願人　　工業技術院長　）り回持ｅ戸Ｍ、　７灰Ｉ Ｑ７ｎ　／　　　　θｓｔ　　　　１ｈｎｚ　　　（Ｊ
ｓｚ　　　　９ｍ３　　　０ｓ３琢３１

Claims (1)

【特許請求の範囲】
1. 一つのセルフリセッデインクＡＮＤゲートと、マスター
   ・フリップフロップ電流転送回路と、スレーブ・フリラ
   グフロップ−流転送回路とを備え、前記セルフリセッテ
   ィングＡＮＤゲートは、前記スレーブ・フリップ′電流
   転送回路の第２の分枝におけるジョセフソン素子ゲート
   を通る４Ｂ号と外部人力とを入力信号とし、論理積出力
   を前記マスク・フリリブフロングは流転送回路の第１の
   分枝におけるジョセフソン素子ゲートの入力信号とし、
   前記マスター・フリップフロップ電流転送回路の第１の
   分枝におけるジョセフソン素子ゲートは前記セルフリセ
   ッティングＡＮＤゲートの出力及びクロック伝号を入力
   とし、また第２の分枝におけるジョセフソン素子ゲート
   は、前記スレーブ・フリップフロップ電流転送回路の第
   １の分枝におけるジョセフソン素子ゲートを通る信号と
   クロック信号とを入力信号とし、それぞれの分枝に現わ
   れる論理積信号を前記スレーブ、フリッグフ０．２ブ電
   流転送回路の入力信号とし、前記スレーブ・フリップフ
   ロップ電流転送回路の第１及び第２０分枝におけるジョ
   セフソン素子ゲートは、それぞれ前記マスター・フリッ
   プフロップ電流転送回路の出力信号と前記クロック信号
   の補元信号とを入力信号とし、それぞれ分校に現われる
   論理積出力を出力信号とするマスタースレーブフリップ
   フロップ電流転、送回路を、前段の該マスタースレーブ
   フリップフロップ電流転送回路内のスレーブフリップフ
   ロップの出力を次段のマスタースレーブフリップフロッ
   プ電流転送回路のセルフリセッティングＡＮＤゲートの
   入力信号として複数接続し、各マスタースレーブフリッ
   プフロップｍ流転送口路内のマスターフリップフロップ
   ？ｆｆｆｆ１転送回路の出力の一方、スレーブフリップ
   フロップ電流転送回路の出力の一方をタイミングパルス
   出力とすることを特徴とするタイミングパルス発生回路
   。