JPS59198714A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は半導体素子の製造方法の改良に関する。特に、
カリウムヒ素（ＧａＡｓ）等の化合物半導体よりなる半
導体素子の製造方法において、素子形成上程中に）１！
：導体ウェーハが破損することを防１］−する改良に関
する。

（２）技術の背足と従来技術の問題点 カリウムヒ素（ＧａＡｓ）　、アルミニウムガリウムヒ
素（Ａ　ＩＧａＡｓ）、アルミニウムガリウムヒ素リン
（ＡＩＧａＡｓＰ）　、アルミニウムカリウムアンチモ
ン（Ａ　ｌＧａ５ｂ）、アルミニウムガリウムリフ　（
ＡＩＧａＰ）、インジウムリン（ＩｎＰ）等のＩＩＩ−
Ｖ族化合物゛１′−導体は、半絶縁性基板か製造しやす
いこと、キャリヤ移動度を大きくしやすいこと、基礎吸
収端波長が可視光領域に近いこと等多くの特徴を有する
ので、半導体装置の材料として広く使用され″ている。

かかる■−Ｖ族化合物半導体のウェーハは、従来、ホリ
ゾンタルブリッシマン法を使用して作られていたので０
字形状であった。かかる：１１円円形ウェーハ、半導体
装置製造用の装置が従来一般に円形ウェーハを基準とし
ている関係」−１特にその自動化には不適当１であった
。

しかし、近来、チョクラルスキー法、リキントエンカブ
スレーテッドチョクラルスキー法により大口径高品質の
円形ウーーハの製造が可能となリ、半導体装置の製造方
法の自動化が促進されることになった。

ところが、■−Ｖ族化合物半導体は、一般に強い襞間性
を有し、機械的にもろく、素子形成工程中に破損する確
率が高く、■−Ｖ族化合物半導体よりなる半導体装置の
製造方法の自動化を阻害する要因となっている。

（４）発明の目的 本発明の１コ的はこの欠点を解消することにあり、半導
体装置の製造工程中にウェーハが破損する確率が小さく
、１」勧化に適する半導体素子の製造方法を提供するこ
とにある。

（５）発明の構成 本発明の構成は、ガリウムヒ素（ＧａＡｓ）等のｍ−ｖ
族化合物半導体をウェーハの材料とする半導体素子の製
造方法において、素子形成のだめの−Ｉｌ程に先立ち、
半導体ウェーハの裏面に、タングステン（Ｗ）＃の高融
点金属またはタングステンシリサイド（ＷＳ＋ｘ）等の
高融点金属の硅化物の膜を形成する工程を含むことにあ
る。

この構成の工程に、上記の高融点金属または高融点金属
の硅化物の膜を、半導体ウェーハの表面縁部に額縁状に
形成する工程を付方１．すると、本発明の目的を達成す
るために更に有利である。

換言すれば、強い襞開性を有する■−Ｖ族化合物半導体
のウェーハの裏面に、（イ）襞間性がなく、（ロ）化学
的に安定で耐薬品性にすぐれ、（ハ）熱的に安定で耐熱
性にすぐれ、（ニ）金属学的に安定で共晶・混晶等を作
りにくく、（ホ）ウェーハ材料である半導体との間にス
トレスを発生しにくい材料の膜を形成して補強すれば、
１〕記の１」的達成に有効であろうとの着想にもとつき
、−例として厚さ４００〜５００　　（ｐｍ）のカリウ
ムヒｐＮ　（ＧａＡｓ）の円形ウェーハ上に、タングス
テンシリサイド（ｗｓ；６．６）膜を１　（ｐｍ’ｌ厚
程度に形成して、マスク合わせ等の半導体装置の製造上
程において必須であり、ウェーハ破損の原因になりやす
いプロセスをアプライして実験を繰り返したところ、ウ
ェーハ破損率が局以下に減少することを確認した。

そこで、同様の実験を他のｍ−ｖｊＪ！ｉ：化合物半導
体、すなわち、インジウムリン（ＩｎＰ）　、アルミニ
ウムガリウムリン（ＡＩＧａＡｓ）、アルミニウムカリ
ウムアンチモン（Ａ　ｌＧａ５ｂ）、アルミニウムガリ
ウムリン（ＡＩＧａＰ）　、アルミニウムガリウムヒ素
リン（Ａ　ＩＧａＡｓＰ）にも適用したところ、同様の
結果を得た。又、タングステンシリサイド（ＷＳ＋ｏ、
ｅ　）以外の高融点金属やそれらのシリサイドを補強膜
材料として同様の実験をなしたところ、やはり、同様の
結果を得た。

更に、ウェーハの裏面のみならず、その表面にも１．＋
８ｒ−形成の障害とならない領域に同様の補強膜を形成
すれば、より効果的であろうとの着想を得て、第１図と
第２図（ａ）、（ｂ）とに、その１７−面図とＡ−Ａ断
面図とを、それぞれ示すように、ウェーハ１の表面縁部
に額縁状に高融点金属やそのシリサイドの膜２を形成し
て実験を繰り返したところ、機械的振動に対する強度が
更に向上するばかりでなく、ピンセットでウェーハを持
った場合、表裏の高融点金属またはそのシリサイドの部
分を持てば、それらの補強膜がピンセ・、トの圧力を緩
和し、ウェーハ破損の確率が更に低下することが確認さ
れた。なお、この実験において、表面に額縁状に形成さ
れたタングステンシリサイド（ＷＳ＋ｏ、ｅ　）の膜圧
は５０００Ａである。なお、３は裏面に形成された補強
膜である。

（６）発明の実施例 以下、図面を参照しつつ、本発明の一実施例に係る半導
体素子の製造方法について更に述べる。

第３図参照 リキッドエンカブスレーテントチョクラルスキー法を使
用して製造され厚さが４００　　（ｐｍ）程度であり直
径が２インチであるカリウｊ・ヒ素（ＧａＡｓ）よりな
る円形のウェー／Ｘビの１面にマグネトロンスパンタ法
を使用してタングステンシリサイド（Ｗ　Ｓ　ｌｏ　６
）　ＩＩ！、！３’　を１　（ｐ−ｍ）程度の厚さに形
成する。

その後、ウェーハ１“を裏返して、従来のｐ法を使用し
て、ウェーハ１“に半導体素子を形成する。この従来の
手法には、マスク合わせ工程等、機械的強度の弱いカリ
ウムヒ素（ＡＩＧａＡｓ）ウェーハを破損しやすい工程
が当然に含まれる。

」；記のタングステンシリサイド（Ｗ　Ｓ　＋　ｏ　、
　ｅ　）膜３“が存在しない場合、ｌＯ〜２０［％］程
度のウェーハ破損率が避は難いところであるが、本実施
例においてはウェーハ破損率は３〜７［％］であり、大
幅な改ｔが確認された。

（７）発明の効果 以−１−説明せるとおり、本発明によれば、半導体装置
の製造上程中にウェーハが破損する確率が小さく、自動
化に適する半導体素子の製造方法を提供することができ
る。

【図面の簡単な説明】

第１図は、本発明の第２の構成に係る半導体ウェーへの
平面図であり、第２図（ａ）、（ｂ）はそのＡ−Ａ断面
図である。第３図は、本発明の一実施例に係る半導体素
子の製造方法の要旨に係る半導体ウェーへの側面図であ
る。 そのシリサイドの膜、　　３．３°・・・高融点金属ま
たはそのシリサイドよりなる補強膜。 １ＰＩＮ：、階

Claims (2)

【特許請求の範囲】
1. （１）化合物半導体を用いた半導体素子の製造方法にお
   いて、前記素子の形成工程に先立ち、半導体ウェーハの
   裏面に高融点金属または高融点金属のＪｉＪ−化物の膜
   を、形成する工程を含むことを特徴とする半導体装ｆ−
   の製造方法。
2. （２）高融点金属または高融点金属の硅化物の膜を、前
   記半導体ウェーハの表面縁部に額縁状に形成する］５稈
   を含む特許ａｆｊ求の範囲第１項記載の半導体素子の製
   造方法。