JPS59204228A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPS59204228A
JPS59204228A JP58078981A JP7898183A JPS59204228A JP S59204228 A JPS59204228 A JP S59204228A JP 58078981 A JP58078981 A JP 58078981A JP 7898183 A JP7898183 A JP 7898183A JP S59204228 A JPS59204228 A JP S59204228A
Authority
JP
Japan
Prior art keywords
film
single crystal
opening
amorphous silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58078981A
Other languages
English (en)
Inventor
Yukinobu Tanno
丹野　幸悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58078981A priority Critical patent/JPS59204228A/ja
Publication of JPS59204228A publication Critical patent/JPS59204228A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/271—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials characterised by the preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/27—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using selective deposition, e.g. simultaneous growth of monocrystalline and non-monocrystalline semiconductor materials
    • H10P14/276—Lateral overgrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は絶縁基板上にも良質の単結晶膜を形成しようと
する製造方法に関するものである。
高密度、高遅動作を目指した誘電体分離のできるＬＳＩ
用基板として絶縁膜上の単結晶にはシリコンオンサファ
イヤ（以下、５Ｏ８）が良く知られている。しかし、Ｓ
Ｏ８の結晶性はへテロ接合のため格子定数が合わずに、
主に界面付近に結晶欠陥（転位、双晶）が高密度（１０
６〜１０９／Ｃｍ２）に発生する。このためにＳＯＳデ
バイスの電気的特性（例えば移動度、リーク電流）の低
下をもたらす等の問題が多く、又基板（サファイヤ）の
価格が高いをもも一因で実用化が遅れている。
最近、将来技術としての３次元ＬＳＩ′ｆｒ：目指した
絶縁基板（石英、Ｓ　ｉ０２　／Ｓ　ｉ　）上のＣＶＤ
−８ｉ（ポリシリコン）をレーザー光（又は電子ビーム
、炉アニール）を用いて単結晶化する方法等が提案され
ている。この、シリコンオンインスレータ−（ＳＯＩ）
結晶技術としては二つの方向があり、すなわち単結晶の
種を用いない方法と、種結晶を用いる場合とがある。前
者はグラフォエピタキノイといい、後者はラテラルエピ
タキシィ　（横引キ成長）といわれている。前者は結晶
の面内配向や大面積結晶の制御等の点で問題があり、後
者はその結晶性において前者よりも優れるが、種結晶と
絶縁膜領域との界面付近の結晶の乱れが間魂となる。画
法ともにその結晶性（高密度の転位、積層欠陥）に問題
があり、その移動度がバルクの値に比べて３０〜４０％
と低くデバイス特性（Ｍｏ、９トランジスタ）も良好な
ものが得られていない。
又大面積の単結晶を得られないことも制限要因である。
すなわち、その単結晶領域はたかだか１００μｍＸ１０
０μｍ程度である。
本発明は上記のＳＯＩ結晶の不備を改善できる新規なＳ
ＯＩ結晶製造の方法を提供するものである。それは単結
晶基板上に絶縁膜を形成し、これを開口、非晶質シリコ
ンを絶縁膜上に残るようにして、選択シピタキシャル技
術で、開口部（単結晶領域）にエビ層を埋込み、次に通
常のエピタキシャル成長で、全面にＳｉを堆積、このあ
と熱処理を施して、絶縁膜上の非晶質シリコンとポリシ
リコンを単結晶層とするものである。
絶縁膜の開口部は種結晶領域となり単結晶化を容易にし
、選択的エピタキシャル成長は開口部にのみＳｉ結晶を
埋込み、平面の平坦化を目的としだもので、絶縁膜上の
非晶質シリコンは、次のエピタキシャル成長時の絶縁膜
上へのポリシリコンの成長を助け、且つ熱処理による絶
縁膜上の非晶質シリコン七ポリシリコン膜の単結晶化を
容易にする働きをする。絶縁膜上の非晶質シリコンのか
わシにポリシリコンを堆積した場合には、熱処理後単結
晶化が困難であった。これは絶縁膜上のポリシリコン又
は非晶質シリコンを単結晶化するときに非晶質の方が単
結晶化し易いことに基づくものである。
次に本発明の実施例について図面を用いて説明する。第
１図に示すＳｉ基板１に第２図のようにＣＶＤによって
酸化膜（以下、８ｉ０２膜）２を約５００ＯＡ堆積する
。次に第３図のように７オトレジスト　（図示せず）を
用いてエツチング工程でＳｉ０２ｊＱｉ２を開口し、第
４図に示されるように全面に非晶質シリコン膜３を約５
００λ堆積し、第５図のように反応性スパッタエツチン
グを行い開１］部のみ（種結晶領域）非晶質シリコンを
除去する。次に第６図のように５ｉＨ２ｄ２−Ｈｃｌ−
Ｈ２系により減圧下（〜５ｏＴｏｒｒ）、９ｏｏ〜１ｏ
ｏｏ′ｃで選択的Ｓｉエピタキシャル層４を非晶質Ｓｉ
／５ｉ０２の高さに寸で成長し、Ｈｃｌのみを停止する
。次の第７図に示す工程でＳ　１Ｈ２ｃＩ２　　Ｈ２系
にょシ減圧下（又は常圧でも良い）で５〜１０μｍのシ
リコン膜の成長を行う。このとき非晶質Ｓ　ｉ　ａ上に
はポリシリコン膜５が成長し、先に選択的エピタキシャ
ル成長した開口部領域は当然単結晶膜６となる。
このエピタキシャル終了後、この基板を〜ｉｏｏ。
０Ｃ以上の熱処理を３〜５時間行うと、第８図のように
５ｉ０２上の全面にわたりＳｉ単結晶膜７にすることが
できる。
以上のように８ｉ０２形成−８ｉ０２開ロー非晶質Ｓｉ
堆積−開ロー選択エビ成長−通常エビ成長→熱処理にな
る工程で、単結晶基板上の絶縁膜を介して開口部には単
結晶膜形成と同時に絶縁膜上にも単結晶膜を容易に形成
できる。もちろん従来のＳＯＩ結晶に比べて大面積（〜
１０　Ｘ　１０ｍｍ）の単結晶膜が得られ、且つ結晶欠
陥密度が従来の〜ｉｏｓケ／Ｃｍ２から〜１ｏ３ケ／ｃ
ｍ２に低減されていることを化学エッチ及び電子顕微鏡
による観察で確認できた。本発明によれば、５ｉ０２膜
上の単結晶領域ＫＭＯ８ＬＳＩ又はバイポーラデバイス
を形成することができる。
【図面の簡単な説明】
第１図乃至第８図は各々本発明のＳＯＩ結晶製造の工程
順断面図を示すものである。 なお図において、】・・・・・・シリコン単結晶基板、
２・・・・・・ＣＶＤ　　５ｉ０２膜、３・・・・・・
非晶質シリコンＩＪＬ　　４．６・・・・・・シリコン
エピクキ／アル層、５°・・・・・非晶質ノリコン膜、
７・・・・・・シリコン単結晶膜、である、１ ・　、　′、 ５ＬＥＬｉ−゛　鳴

Claims (1)

    【特許請求の範囲】
  1. シリコン基板上に絶縁膜を堆積し、その一部を開口して
    該絶縁膜上および該開口側面に非晶質シリコンを堆積す
    る工程と、該開口部にシリコン単結晶を選択的にエピタ
    キシャル成長させる工程と、しかる後に１０００℃以上
    の熱処理を施す工程とを含むことを特徴とする半導体基
    板の製造方法。
JP58078981A 1983-05-06 1983-05-06 半導体基板の製造方法 Pending JPS59204228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58078981A JPS59204228A (ja) 1983-05-06 1983-05-06 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58078981A JPS59204228A (ja) 1983-05-06 1983-05-06 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPS59204228A true JPS59204228A (ja) 1984-11-19

Family

ID=13677064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58078981A Pending JPS59204228A (ja) 1983-05-06 1983-05-06 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPS59204228A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4177084A (en) Method for producing a low defect layer of silicon-on-sapphire wafer
JPS5893221A (ja) 半導体薄膜構造とその製造方法
CN101558487A (zh) 制造复合材料晶片的方法及相应的复合材料晶片
US5258322A (en) Method of producing semiconductor substrate
JP3253099B2 (ja) 半導体基板の作製方法
JPH05217893A (ja) 半導体基材の作製方法
JPS59204228A (ja) 半導体基板の製造方法
JPS60140813A (ja) 半導体装置の製造方法
JPH04206932A (ja) 半導体装置及びその製造方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JP3157280B2 (ja) 半導体装置の製造方法
JPS5945996A (ja) 半導体の気相成長方法
JPH0832037A (ja) 半導体基板の作製方法
JPH05335234A (ja) 半導体基板の製造方法
JP2771636B2 (ja) 選択的エピタキシャル成長方法
JP2981777B2 (ja) 半導体基板の製造方法
JPS60234312A (ja) Ｓｏｉ膜形成方法
JPH02105517A (ja) 半導体装置の製造方法
JPH07211602A (ja) 半導体基体の製造方法
JPH06244275A (ja) 半導体素子用基板の製造方法、電界効果型トランジスターの製造方法、及び結晶の製造方法
JPS63137412A (ja) 半導体用基板の製造方法
JPH0529214A (ja) 半導体基板の製造方法
JP3352196B2 (ja) 貼り合わせ基板の製造方法及び半導体基体の製造方法
JPH04192322A (ja) 結晶物品の形成方法
JPH0425135A (ja) 半導体基板