JPS59205662A - プロセツサ間情報転送優先方式 - Google Patents
プロセツサ間情報転送優先方式Info
- Publication number
- JPS59205662A JPS59205662A JP8038983A JP8038983A JPS59205662A JP S59205662 A JPS59205662 A JP S59205662A JP 8038983 A JP8038983 A JP 8038983A JP 8038983 A JP8038983 A JP 8038983A JP S59205662 A JPS59205662 A JP S59205662A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- information transfer
- transfer
- information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は分散制御システムにおけるプロセッサ間情報転
送優先方式に関する。
送優先方式に関する。
従来、プロセッサ間の情報転送に優先順位をつけること
は行なわれていなかりた。したがって、システム全体を
監視・制御する総括プロセッサも各プロセッサ群と同地
位にアシ、他のプロセッサ群への情報転送は早いもの勝
ちとなるため、総括プロセッサからの緊急の処理が遅れ
る。また、プロセッサ群との間に競合が起きる。あるい
は、お互いに情報転送を行なえないで引き下がってしま
うなどの問題があった。
は行なわれていなかりた。したがって、システム全体を
監視・制御する総括プロセッサも各プロセッサ群と同地
位にアシ、他のプロセッサ群への情報転送は早いもの勝
ちとなるため、総括プロセッサからの緊急の処理が遅れ
る。また、プロセッサ群との間に競合が起きる。あるい
は、お互いに情報転送を行なえないで引き下がってしま
うなどの問題があった。
本発明の目的は、分散制御システム全体を監視・制御す
る総括プロセッサからの制御により、第１のプロセッサ
間から第２のプロセッサ群への情報転送路のゲート手段
を開閉することによシ、上記の問題点全解決し、プロセ
ッサ間の情報転送に優先順位を与えることを可能にした
プロセッサ間情報転送優先方式を提供することにある。
る総括プロセッサからの制御により、第１のプロセッサ
間から第２のプロセッサ群への情報転送路のゲート手段
を開閉することによシ、上記の問題点全解決し、プロセ
ッサ間の情報転送に優先順位を与えることを可能にした
プロセッサ間情報転送優先方式を提供することにある。
本発明によるプロセッサ間情報転送優先方式は、同一制
御機能を有する複数のプロセッサ間を情報転送路によっ
て相互接続して成るプロセッサ群を複数の制御機能分配
膜し、且つ情報転送路によって前記プロセッサ群に接続
されシステム全体を監視・制御する総括プロセッサを配
設した分散制御システムの前記プロセッサ群の第１群か
ら第２群への情報転送より前記総括プロセッサからの情
報転送を優先させるゲート手段を前記情報転送路に配設
し、このゲート手段を前記総括プロセッサから開閉する
ことを特徴とする。
御機能を有する複数のプロセッサ間を情報転送路によっ
て相互接続して成るプロセッサ群を複数の制御機能分配
膜し、且つ情報転送路によって前記プロセッサ群に接続
されシステム全体を監視・制御する総括プロセッサを配
設した分散制御システムの前記プロセッサ群の第１群か
ら第２群への情報転送より前記総括プロセッサからの情
報転送を優先させるゲート手段を前記情報転送路に配設
し、このゲート手段を前記総括プロセッサから開閉する
ことを特徴とする。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するための構成図であ
る。同図中、参照符号１００，１０１．１０ｎは同一制
御機能を実行する第１のプロセッサ群、１１０．１１１
．ｌｌｎは他の同一制御機能を実行する第２のプロセッ
サ群、１２０はシステム全体を監視・制御する総括プロ
セッサ、１３０，１３１は各プロセッサ間の情報（デー
タ）の転送を行々うための転送路、および１４０は第１
のプロセッサ群１００〜１０ｎから第２のプロセッサ群
１１０〜ｌｌｎへのデータ転送をプロセッサ１２０の制
御で許容するゲート回路をそれぞれ示す。
る。同図中、参照符号１００，１０１．１０ｎは同一制
御機能を実行する第１のプロセッサ群、１１０．１１１
．ｌｌｎは他の同一制御機能を実行する第２のプロセッ
サ群、１２０はシステム全体を監視・制御する総括プロ
セッサ、１３０，１３１は各プロセッサ間の情報（デー
タ）の転送を行々うための転送路、および１４０は第１
のプロセッサ群１００〜１０ｎから第２のプロセッサ群
１１０〜ｌｌｎへのデータ転送をプロセッサ１２０の制
御で許容するゲート回路をそれぞれ示す。
第２図は第１図におけるゲート回路１４０の具体的−構
成例を示し、符号２００はプロセッサー２０からの制御
線、２０１〜２０８は転送路１３０のプロセッサー２０
から第２のプロセッサ群１１０〜１０ｎへのデータ線、
２１０〜２１７は転送路１３１の第１のプロセッサ群１
００〜Ｉｏｎから第２のプロセッサ群１１０〜ｌｌｎへ
のデータ線、２５０〜２５７は転送路１３１の第２のプ
ロセッサ群側のデータ線でアル。２２０〜２２７はイン
バータで制御線２００からの情報を入力としている。２
３０〜２３７は論理積素子でインバータ２２０〜２２７
の出力と第１のプロセッサ群１００〜Ｉｏｎからのデー
タ線２１０〜２１７の情報とを入力とする。２４０〜２
４７は論理和素子で論理積素子２３０〜２３７の出力と
プロセッサー２０からのデータ線２０１〜２０８の情報
とを］ 入力とし、出力は第２のプロセッサ群１１０〜ｌｌｎへ
のデータ線２５０〜２５７となっている。
成例を示し、符号２００はプロセッサー２０からの制御
線、２０１〜２０８は転送路１３０のプロセッサー２０
から第２のプロセッサ群１１０〜１０ｎへのデータ線、
２１０〜２１７は転送路１３１の第１のプロセッサ群１
００〜Ｉｏｎから第２のプロセッサ群１１０〜ｌｌｎへ
のデータ線、２５０〜２５７は転送路１３１の第２のプ
ロセッサ群側のデータ線でアル。２２０〜２２７はイン
バータで制御線２００からの情報を入力としている。２
３０〜２３７は論理積素子でインバータ２２０〜２２７
の出力と第１のプロセッサ群１００〜Ｉｏｎからのデー
タ線２１０〜２１７の情報とを入力とする。２４０〜２
４７は論理和素子で論理積素子２３０〜２３７の出力と
プロセッサー２０からのデータ線２０１〜２０８の情報
とを］ 入力とし、出力は第２のプロセッサ群１１０〜ｌｌｎへ
のデータ線２５０〜２５７となっている。
ここで、通常状態つまυ、プロセッサー２０から第２の
プロセッサ群１１０〜ｌｌｎへのデータ転送と第１のプ
ロセッサ群１００〜１０ｎから第２のプロセッサ群１１
０〜ｌｌｎへのデータ転送に優先順位を与える必要がな
い場合は、制御線２００は低電圧レベルになって込るた
め、論理積素子２３０〜２３７のインバータ２２０〜２
２７側入力は高電圧レベルとなり、第１のプロセッサ群
１００〜１０ｎからのデータ転送があればデータ線２１
０〜２１７の情報がそのまま論理積素子２３０〜２３７
の出力となる。
プロセッサ群１１０〜ｌｌｎへのデータ転送と第１のプ
ロセッサ群１００〜１０ｎから第２のプロセッサ群１１
０〜ｌｌｎへのデータ転送に優先順位を与える必要がな
い場合は、制御線２００は低電圧レベルになって込るた
め、論理積素子２３０〜２３７のインバータ２２０〜２
２７側入力は高電圧レベルとなり、第１のプロセッサ群
１００〜１０ｎからのデータ転送があればデータ線２１
０〜２１７の情報がそのまま論理積素子２３０〜２３７
の出力となる。
この状態においてはプロセッサ１２０からのデータも第
２のプロセッサ群１１０〜ｌｌｎに転送できる。
２のプロセッサ群１１０〜ｌｌｎに転送できる。
また、プロセッサ１２０が第１のプロセッサ群４００〜
１０ｎからのデータ転送を禁止させて、第２のプロセッ
サ群１１０〜ｌｌｎにデータ転送をしたい場合は、制御
線２００を高電圧レベルに設定する。このとき、インバ
ータ２２０〜２２７の出力は低電圧レベルとなり、論理
積素子２３０〜２３７の出力は低電圧レベルとなって出
力しなくなる。ゆえに、プロセッサ１２０の制御で制御
線２００ｔ−低電圧レベルに戻すまで、第１のプロセッ
サ群１００〜Ｉｏｎのデータは転送されなくなり、プロ
セッサ１２０からのデータのみが転送されるようになる
。
１０ｎからのデータ転送を禁止させて、第２のプロセッ
サ群１１０〜ｌｌｎにデータ転送をしたい場合は、制御
線２００を高電圧レベルに設定する。このとき、インバ
ータ２２０〜２２７の出力は低電圧レベルとなり、論理
積素子２３０〜２３７の出力は低電圧レベルとなって出
力しなくなる。ゆえに、プロセッサ１２０の制御で制御
線２００ｔ−低電圧レベルに戻すまで、第１のプロセッ
サ群１００〜Ｉｏｎのデータは転送されなくなり、プロ
セッサ１２０からのデータのみが転送されるようになる
。
本発明は以上説明したように、情報転送路にプロセッサ
間の情報転送を制御するゲート手段を設けることによシ
、プロセッサ間の情報転送に優先順位を与えることがで
きる。
間の情報転送を制御するゲート手段を設けることによシ
、プロセッサ間の情報転送に優先順位を与えることがで
きる。
第１図は本発明の一実施例を示す構成図、第２図は第１
図におけるゲート回路の具体例を示す構成図である。１
００〜１０ｎ・・・・・・第１のプロセッサＬ １１０
〜ｌｌｎ・・・・・・第２のプロセッサ群、１２０・・
・・・・総括プロセッサ、１３０，１３１・・・・−情
報転送路、１４０・・・・・・ゲート回路。
図におけるゲート回路の具体例を示す構成図である。１
００〜１０ｎ・・・・・・第１のプロセッサＬ １１０
〜ｌｌｎ・・・・・・第２のプロセッサ群、１２０・・
・・・・総括プロセッサ、１３０，１３１・・・・−情
報転送路、１４０・・・・・・ゲート回路。
Claims (1)
- 同一制御機能を有する複数のプロセッサ間を情報転送路
によって相互接続して成るプロセッサ群を複数の制御機
能分配膜し、且つ情報転送路によって前記プロセッサ群
に接続されシステム全体を監視・制御する総括プロセッ
サを配設した分散制御システムにおいて、前記プロセッ
サ群の第１群から第２群への情報転送より前記総括プロ
セッサからの情報転送を優先させるゲート手段を前記情
報転送路に配設し、このゲート手段を前記総括プロセッ
サから開閉することを特徴とするプロセッサ間情報転送
優先方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8038983A JPS59205662A (ja) | 1983-05-09 | 1983-05-09 | プロセツサ間情報転送優先方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8038983A JPS59205662A (ja) | 1983-05-09 | 1983-05-09 | プロセツサ間情報転送優先方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59205662A true JPS59205662A (ja) | 1984-11-21 |
Family
ID=13716929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8038983A Pending JPS59205662A (ja) | 1983-05-09 | 1983-05-09 | プロセツサ間情報転送優先方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59205662A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219721A (ja) * | 1986-03-19 | 1987-09-28 | Mitsubishi Electric Corp | ゲ−トウエイ |
-
1983
- 1983-05-09 JP JP8038983A patent/JPS59205662A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219721A (ja) * | 1986-03-19 | 1987-09-28 | Mitsubishi Electric Corp | ゲ−トウエイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62155649A (ja) | パケツト交換処理装置 | |
| JPS6142306B2 (ja) | ||
| JP2579246B2 (ja) | データ伝送装置 | |
| JPS59205662A (ja) | プロセツサ間情報転送優先方式 | |
| JPS59206972A (ja) | 共有メモリ | |
| JPS6242306B2 (ja) | ||
| JPS5979370A (ja) | マルチプロセツサ制御方式 | |
| JPS59720A (ja) | 系列間共用制御方式 | |
| JPS6279557A (ja) | 直接メモリアクセス方式 | |
| JPH05233517A (ja) | 中央制御補助プロセッサ装置 | |
| JPS5537680A (en) | Decentralized control system | |
| JPH05233437A (ja) | メモリ共有型マルチプロセッサシステム | |
| JPS6053901B2 (ja) | プロセッサ間情報転送方式 | |
| JPS61139849A (ja) | デ−タ処理装置の冗長化システム | |
| JPS6152766A (ja) | マルチプロセツサ制御方式 | |
| JPH03238549A (ja) | マイクロプロセッサ | |
| JPS58107935A (ja) | 優先度回路 | |
| JPS59107694A (ja) | 自動交換機の分散制御方式 | |
| JPS62293457A (ja) | 共有メモリ回路 | |
| JPH0282342A (ja) | データ通信装置 | |
| JPS58206296A (ja) | 共通メモリ制御方式 | |
| JPH02157959A (ja) | 情報処理装置の情報転送方式 | |
| JPS63187359A (ja) | 主バスマスタの共通バス使用権の保障装置 | |
| JPH07101406B2 (ja) | バス優先制御方式 | |
| JPS6039265A (ja) | デ−タ転送方式 |