JPS59221679A - 論理回路試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体集積回路等の論理回路を試験するため
の論理回路試験装置に関し、特（こ複数の被試験論理回
路の初期状態を設定してこれらを同時昏こ試験するため
の論理回路試験装置（こ関する。

〈発明の背景〉 論理回路の機能試験を行なうにあたっては、論理回路試
験装置内のパターン発生器より試験パターンと期待値パ
ターンとを発生し、その試験パターンを被試験論理回路
に印）ＩＩＩ　して、被試験論理回路から出力されるデ
ータと期待値パターンを比較することＱこより、その被
試験論理回路の良否を判定するようにしている。

この論理回路試験の概略構成を第１図（こ示す。

第１図において１１はパターン発生器であり試験パター
ンＤと期待値パターンＥを発生している。

試験バクーンＤは波形整形回路１２により波形整形され
て被試験論理回路１３昏こ印加される。期待値パターン
Ｅは遅延回路１４＆こおいて波形整形回路１２、被試験
論理回路１３の動作遅延時間に対応した時間だけ遅延さ
れる。被試験論理回路１３かりのデータと遅延回路１４
からの期待値パターンは比較回路１５に与えられ、端子
４２からストローブ信号が与えられたとき両者が比較さ
れその比較出力を端子４１に送出する。

このように試験パターンを印加して例えばマイクロプロ
セッサのような被試験論理回路の機能を試験する場合を
こは、一般昏こ被試験論理回路をあらかじめ初期状態に
設定してから順次試験パターンを印加するようをこして
いる。このため試験パターンの印加前に論理回路試験装
置から被試験論理回路に、例えはリセット信号を与えて
初期状態になるようをこしている。

しかしながら被試験論理回路の中には、例えはリセット
端子のようなその論理回路の内部状態を初期状態に設定
するための特別の端子を有しないものがある。このよう
な被試験論理回路においては入力端子をこ内部状態を歩
進させるための特殊パターンを所定回数印加することに
より初期状態となるようにされている。すなわちこの被
試験論理回路では、内部状態をすすめるための特殊パタ
ーンを所定回数、例えば１６回［ＩＪ加する毎番こ初期
状態となるようをこされており、かつこの回数はその被
試験論理回路の仕様をこより既知であるため、リセット
端子等を有しなくても論理回路試験装置からの信号昏こ
より初期状態ζこ設定でき、初期状態に設定した俊試験
を開始することができＺ゛。

この場合、上記特殊パターンを何回印加すること昏こよ
り被試験論理回路が最初の初期状態に達するかは、その
被試験論理回路の特殊パターン印加前の使用状態や電源
投入をこよる偶然的な状態設定により異なるためをこ不
確定であり、上記の例では０〜１５回の場合があり得る
。

このような論理回路の機能試験を第１図番こ示す従来の
論理回路試験装置で行なうためには、パターン発生器１
１から被試験論理回路１３の内部状態を歩進させるため
の特殊パターンＤｏと、その被試験論理回路の初期状態
を示す期待値パターンＥ、とを繰り返し発生し、その特
殊パターンＤｏを被試験論理回路にＥｌｌ加して、被試
験論理回路からの出力データがその初期状態をボす期待
値パターンＥＯと一致することを比較回路１５テ検出し
、その後本来の試験パターンＤｉ、ＩＪ２．Ｄ３・・・
・・・を印加して試験を開始するようにしている。

しかしながらこのような被試験論理回路を複数個同時に
試験する場合（こは、上記のように特殊パターンＤ。を
何回印加すること（こより初期状態が得られるかはその
個々の被試験論理回路番こより異なるためこしら複数個
を同時に初期状態を設定することができず、従って複数
個♂同時に試験することはできない。すなわち、このよ
うな被試験論理回路の複数個をこ同時に試験信号を与え
て試験をする場合、特殊パターンＤ。を繰り返し共通に
与えて初期状態の設定を行なうため、先に初期状態昏こ
達した被試験論理回路は他の被試験論理回路が初期状態
をこ達するまでの間も特殊パターンＤ。が繰り返し印加
されるため初期状態から逸脱してしまう、従って複数個
の被試験論理回路を同時に初期状態（こ設定することが
できず、このため複数の被試験論理回路に共通（こ試験
パターンを与えて試験をすることができない。

このように従来の論理回路試験装置では、上記のような
特殊パターンを繰り返し印加することにより初期状態を
得るような被試験論理回路を複数個同時に試験すること
は困難であった。

〈発明の目的〉 この発明はこのような欠点を除去し、複数の論理回路の
試験を同時に行なうことができる論理回路試験装置を提
供しようとするものである。

〈発明の概要〉 この発明によれば、試験パターンを一時保持するための
ホールド回路と、被試験論理回路が初期状態に達したと
きそのホールド回路をこホールド指示信号を発生さセ°
るためのホールド信号発生回路とを各被試験論理回路Ｑ
こ対応して設け、さらに全ての被試験論理回路が初期状
態に達したときに一致信号を発生させるための全一致信
号発生回路を設けている。

特殊バク〜ンが繰り返し印加されることにより被試験−
理回路が初期状態をこ達すると、初期状態を示す期待値
パターンと比較回路において比較されて一致信号を発生
し、この一致信号によりホールド信号発生回路が駆動さ
れてホールド信号を発生する。このホールド信号により
、その初期状態台こ達した被試験論理回路に対応するホ
ールド回路が特殊パターンを保持する。従ってその被試
験論理回路には特殊パターンが固定して印加され、繰り
返して［１ｊ加されないため、その被試験論理回路は内
部状態を歩進せず初期状態を維持する。

このようをこ初期状態裔こ達した被試験論理回路の順に
対応するホールド回路が動作して初期状態が維持され、
未だ初期状態（こ達していない他の被試験論理回路裔こ
はさらに繰り返し特殊パターンが与えられる。従って先
をこ初期状態（こ達した被試験論理回路は、他の全ての
被試験論理回路か初期状態に達するまで初期状態を維持
するため、最後の被試験論理回路が初期状態Ｑこ達する
と、全ての被試験論理回路か初期状態に達したことを検
出することができ、これをこより全一致信号発生Ｎ路よ
り一致信号を発生する。

この全一致信号によりホールド回路のホールドが解除さ
れ、各被試験論理回路（こパターン発生器から試験パタ
ーンが印加される。

このようをこ、この発明をこよＩしは、各被試験論理回
路の初期状態の設定を、最も遅く初期状態ニ達する被試
験論理回路のタイミングをこ合わせることにより、全て
の被試験論理回路の内部状態を同時に初期状態（こ設足
でさ、このため複数の被試験論理回路を以後、共通のシ
ーケンスで同時Ｇこ試験することができる。またこの発
明では、一部の被試験論理回路に不良があり特殊パター
ンを加えても初期状態に達しないような場合、どの被試
験論理回路が不良であるかを読み出し手段により検出す
ることができる。さらにその場合その検出された不良の
被試験論理回路昏こ対しては、その被試験論理回路から
の出力データによる影響を他の被試験論理回路に与えな
いようにするためのマスク手段を設け、これにより不良
の被試験論理回路があってもそれ以外の被試験論理回路
により上記の全一致信号か得られ、試験を続行すること
かできる。

〈発明の実施例〉 この発明の一実施例の構成を第２図をこ示す。

この例では簡単のため２個の被試験論理回路を同時昏こ
試験する場合を示している。図中１−１はパターン発生
器であり試験パターンＤと期待値パターンＥを発生ずる
。１６．１７はホールド回路であり、パターン発生器１
１から与えられた試験パターンを波形整形回路１２，１
８に与えるととも（こ、ホールド回路が印加されたとき
はそのときの試験パターンを保持する。波形整形回路１
２．１８は試験パターンを被試験論理回路に応じた適当
な波形、例えばｔ＜ｚ　、　ＮＲｚ等に整形して被試験
論理回路１３．１９昏こ与える。

１５．２０は比較回路であり、被試験論理回路１３．１
９からの出力データと遅延回路１４Ｇこより遅延された
期待値パターンとが印加され、端子４２からストローブ
信号が与えられたとき出力データと期待値パターンとを
比較してその比較結果を送出する。冴、２５はソリツブ
フロップであり、比較回路１５．２０から送出された比
較結果がＡＮＤ回路３０，３１を経由してセット端子に
与えられている。ＡＮＤ回路３０．３１の他の入力端子
には端子４４．４５からのマスク信号が与えられている
。。

フリップフロップ２４．２５のＱ出力はそれぞれＯＲ回
路３４．３５を経由してＡＮ’Ｄ回路２６に与えられ、
Ｑ出力はホールド回路１６．１７４二ホ一ルド信号とし
て与えられる。３６．３７はフリップフロップであり、
比較回路１ｂ、２０からの比較結果がＡＮＤ回路３０，
３１を介してセット端子をこ与えられている。フリップ
フロップ３６．３７の出力はそれぞれＡＮＤ回路３２．
３３４こ与えられており、端子４６からの読出し信号に
よりその内容が、それぞれ端子４７．４８に読み出され
る。フリップフロップ２４．２５．３６．３７は端子４
３から印加される初期状態テスト信号の立上りによりす
七ノドされる。

ＡＮＤ回路２６の出力信号は、全一致がとれたことを示
すためＱこ端子４１から出力されるとともを二〇Ｒ回路
２７に与えられる。（ＪＲ回路２７は、ＡＮＤ回路２６
からの出力信号と端子４３からの初期状態テスト信号と
をフリップフロップ２４．２５のリセット端子（こ供給
する。

この実施例の動作を第２図及び第３図、第４図を参照し
て説明する。動作クロックの周期でパターン発生器から
試験パターンＤと期待値パターンＥが発生される。上記
のようＧこ、通常の試験を開始する削（こ被試験論理回
路の内部状態を歩進して初期状態とするため、特殊パタ
ーンＤｏと初期状態を示す期待値パターンＥ。がパター
ン発生器１１から繰り返し発生される。この初期状態を
設定するための動作期間の開始に、端子４３から初期状
態テスト信号１０２がフリップフロップ３６．３７．　
　ＯＲ回路２７を介してフリップフロップ２４．２５４
こそれぞれ与えられ、その立上りによりフリップフロッ
プ２４．２５．３６．３７はリセツ・トされる。端子４
２からのストローブ信号１０１のタイミングで、被試験
論理回路１３．１９の出力データが期待値Ｅｏと比較回
路１５．２０で比較されて、その比較結果が出力される
。この例では、被試験論理回路１．３は特殊パターンＤ
ｏか２回印加された結果初期状態となり、その比較出力
１θ３は高レベルとなる。

この結果フリップフロップムはセットされ、そのＱ出力
１０５は面レベルとなり、Ｑ出力１０６は低レベルとな
る。このＱ出力１０６　Ｇこよりボー）Ｖ　＋’　回路
１６がボールド状態Ｑこ設定され、そのボールド回路１
６の用カ１１１は特殊パターンＪ）ｏを保持する。同様
にフリップフロップ３６もセットされ、その出力をＡＮ
Ｄ回路３２に伝える。被試験論理回路２０は未だ初期状
！１こ至ってないので、引き続き特殊パターン−ＤｏＱ
印加が繰り返され（１１２）、　　この例では特殊パタ
ーンが５回印加されると初期状態となり、比較回路２ｏ
の出力１０４が高レベルとなる。このためフリップフロ
ップ２５はセットされ、そのＱ出力１０７は高レベルと
なり、Ｑ出力１０８は低レベルとなって、ホールド回路
１７にホールド指示を与える。同様にフリップフロップ
３７もセットされてその出方は高レベルとなり、ＡＮＤ
回路３３に伝えられる。

この例では２個の被試験論理回路の場合をボしており、
この結果全ての被試験論理回路が初期状態をこ達したこ
とになる。このためフリップフロップあのＱ出力１０５
とフリップフロップ２５のＱ出力１０７が共（装置レベ
ルであり、ＡＮＤ　回路２６から全ての被試験論理回路
が初期状態に一致したことを示す信号が出方される（　
１０９　）。

この全一致信号か出力されると（ＪＲ回路２７を介して
フリップフロップ２４．２５がリセットされる。

従ってホールド回路１６．１７のホールドが解除されて
試験パターンを順次被試験論理回路に印加し得るように
なり、図３のよう（こ例えば試験バ９−　ンＤ、、　Ｌ
）２・・・・・・、ＪｔｌＪ待値パターンＥ□、Ｅ２・
・・川がパターン発生器１１より発生されて通常の試験
が開始される。

このよう番ここの発明（こよる論理回路試験装置によれ
ば、複数の被試験論理回路の間で初期状態に達するまで
の時間に相違があっても、最も遅く初期状態となる被試
験論理回路が初期状態に達するまで他の被試験論理回路
は初期状態を維持しながら待っているため、全ての被試
験論理回路を同時番こ初期状態にすることが辱き、した
がってその後これら複数の被試験論理回路（こ同時（こ
試験パターンを印加して並列をこ試験をすることかでき
る。

またこの発明では、不良のため特殊パターンを所定回数
加えても初期状態をこ達しない被試験゛論理回路がある
場合、その不良の被試験論理回路を検出し、その影響を
除去して、他の被試験論理回路の初期状態の設定を行な
い、試験を続行することができる。この動作を第４図を
用いて説明する。第４凶においては被試験論理回路１９
が不良であり、特殊パターンＤｏを繰り返し印加しても
初期状態にならない場合を示している。

被試験論理回路１３は１回目の特殊パターンＤ。

により初期状態に達し、比較回路１５より一致信号を送
出するが（１０３）、被試験論理回路１９は不良のため
初ノリ」状態に成らず一致信号が発生しない（１０４）
。したかってフリップフロップ３６の出力（１１４，）
は高レベルであり、フリップフロップ３７の出力（１１
５）は低レベルとなっている。特殊パターンＤ。を所定
回数印加してもＡＮＤ回路２６から全一致信号（１０９
）が出力されないので一担初期状態テストを中止し、ど
の被試験論理回路が不良であるかを調べるため昏こ、端
子４６から読み出し信号］１６を印加する。読み出し信
号１１６によりＡＮＤ回路３２．３３が開放され、フリ
ップフロップ３６．３７の出力信号１１４．　１１５を
こ対応した信号１１７．１１８が読み出される。これに
より被試験論理回路１９が不良であることが検出される
。

被試験論理回路１９が存在することによりＡＮＤ回路２
６から全一致信号が得られず、したがって他の正常な被
試験論理回路の試験ができなくなることを避けるため、
端子４５からマスク信号１１９が印加される。このマス
ク信号１１９によりＡＮＤ回路が閉じられて、比較回路
２０からの信号を後段に伝えないようをこするとともに
、ＯＲ回路３５を経由してＡＮＤ回路２６に高レベルを
Ｆ−１」加する。この状態で再度初期状態テスト信号１
０２を印加して、被試験論理回路１９以外の被試験論理
回路の初期状態の設定を行う。第４図においては１回目
の特殊パターンＤｏの印加により被試験論理回路１３が
初期状態となり、被試験論理回路１９と無関係に全一致
信号がＡＮＤ回路２６から発生される。この全一致信号
の立」ユリ（こよりフリップフロップ２４がリセットさ
れて；ｊ；−ルド回路１６のホールドが解除され、パタ
ーン発生器１１より試験パターンＬ）１、Ｄ２・・・・
・・、期待値パターンＥ１、Ｅ２・・・・・・か発生さ
れて通常の試験が実行される。

以上のようにこの発明Ｑこよる論理回路試験装置によれ
ば全ての複数の被試験論理回路を初期状態に設定して同
時Ｑこ試験をすることができるとともに、不良のある被
試験論理回路があってもその影響を除去して試験を実行
することができる。以上の説明では被試験論理回路が２
個の場合（こついて示したが、３個以上の場合であって
も同様をこ試験をすることができることは明らかである
。

【図面の簡単な説明】

第１図は従来の論理回路試験装置の構成を刀くすブロッ
ク図、第２図はこの発明をこよる論理回路試験装置の一
実施例の構成をボすブロック図、第３図及び第４図は第
２図に示した論理回路試験装置の動作を説明するための
タイムチャートである。 １１：パターン発生器 １２．１８：波形整形回路 １３．１９：被試験論理回路 １５．２０：比較回路 １６．１７：ホールド回路 １４：遅延回路

Claims (1)

1. 【特許請求の範囲】 パターン発生器より試験パターンと期待値パターンを発
   生し、その試験パターンを被試験論理回路に印加して、
   被試験論理回路から出力されるデータと期待値パターン
   とを比較することにより、被試験論理回路の良否を判定
   するようにした論理回路試験装置をこおいて、 Ａ、被試験論理回路からのデータが期待値パターンと一
   致したときその被試験論理回路に与えられている試験パ
   ターンをホールドするための信号を発生するホールド信
   号発生手段と、Ｂ、複数の被試験論理回路からのデータ
   の全てが期待値パターンと一致したことを示す信号を発
   生する全一致信号発生手段と、 Ｃ９その全一致信号発生手段から一致信号が送出される
   までの間、上記ホールド信号発生手段からのホールド信
   Ｊｉｊ＆こより、期待値パターンと一致がとれた被試験
   論理回路に与えられている試験パターンを保持するため
   のホールド回路と、 Ｄ１個々の被試験論理回路について期待値パターンとの
   一致または不一致の状態を読み出すγこめの読み出し手
   段と、 Ｅ、不良の被試験論理回路からのデータを除去して他の
   被試験論理回路の試験に影響を与えないようをこするた
   めのマスク手段と、を有し、複数の被試験論理回路を同
   時をこ試験することができるよう昏こしたことを特徴と
   する論理回路試験装置。