JPS5930370A - 同期信号処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の利用分野 本発明はテレビジョン信号の同期信号を分離する同期信
号処理回路に関する。

発明の目的 本発明の目的は、ＮＴＳＣ方式、ＰＡＬ方式。

ＳＥＣＡＭ方式等の各種テレビジョン信号方式の全てに
適用可能なディジタル方式の垂直同期信号の分離を簡単
に行なう同期信号処理回路を提供するものである。

従来技術 現在、ＮＴＳＣ方式、ＰＡＬ方式（ＳＥＣＡＭ方式）等
の各種テレビジョン方式があるが、これらの方式はいず
れも、そのライン周波数が方式ごとに異なる。そのため
、ディジタル方式で映像信号から同期信号を分離するに
は各テレビジョン方式ごとに専用の同期分離回路が必要
であった。

更に最近ではテレビゲーム、ディスプレイ、簡易ザービ
ス用信号発生器等の標準方式とは異なる方式が出現し、
なおのことこれら全てに対応するディジタル方式の同期
分離回路を作ることは回路的に膨大なものとなってしま
い、コスト的にも困難であった。

また、このディジタル方式が弱電界、ゴースト等のある
場合や、ドロップアラ１−が発生でるＶＴＲやビデオデ
ィスク等に使用した場合に多大な効果があるにもかかわ
らず、回路が複雑になってしまい、コスト等の点で例え
ば高級業務用の特別な製品にしか利用できなかった。

発明の要点 −に記のことを鑑みて目的を達成するために本発明は、
テレビジョン信号のライン走査信号に位相同期し、かつ
ライン走査周波数（ｆｈ）の２Ｎ倍（Ｎは正の整数）の
周波数の信号を発生させる信号発生回路と、垂直同期信
号検出回路と、非同期時に前記垂直同期信号検出回路の
出力により初期化され、かつ同期時に初期化信号により
初期化される前記ライン走査周波数（ｆｈ）の２Ｎ倍の
周波数の信号を計数する割数回路と、この引数値を垂直
同期信号周期ごとに更新して記憶する記憶回路と、この
記憶値と前記計数回路の出力とを比較し、この記憶値と
引数値とが等しくなるタイミングの前後１〜２Ｔｈ　　
（Ｔｈ　＝１／ｆｈ）期間のみ信号を出力する回路と、
前記垂直同期検出信号が前記期間にある時を同期状態、
前記期間以外にある時を非同期状態と識別づ゛る同期状
態識別回路と、同期状態が連続したことを記憶し、かつ
同期／非同期の状態信号を出力する回路と、前記状態信
号が同期状態信号を出力する時計数値と記憶値との一致
時に初期化信号を出力する回路とよりなり、前記状態信
号を出力する回路の出力状態により非同期時には前記垂
直同期検出回路よりの信号を出力し、同期時には前記初
期化信号を出力する同期信号処３− 理回路を提供するものである。

発明の実施例 図は本発明を実施する同期信号処理回路の一実施例の回
路系統図を示す。以下図に従って説明する。

テレビジョン信号の複合同期信号は入力端子１より、位
相検波器２及びシフトレジスタ３のデータ入力端子Ｄ３
に供給される。位相検波器２の位相検波出力は電圧制御
発振器（ＶＣＯ）４の制御入力端子に供給され、さらに
ＶＣＯ４の発振出力は１／２分周器５．シフトレジスタ
３のクロック入力端子Ｃ３及びカウンタ６のクロック入
力端子Ｃ６に供給される。１／２分周器５の出力信号は
位相検波器２のもう一方の入力端子に供給される。

また、位相検波器２．ＶＣＯ４，１／２分周器５はフェ
ーズ・ロック・ループ（ＰＬＬ）回路を形成しており、
ＶＣＯ４よりライン走査周波数（以下ｔｈと略す）の２
倍の周波数（以下２ｆｈと略す）で、かつ、同期信号と
位相が等しい信号が出力され、前述した各端子に供給さ
れる。

４− シフトレジスタ３は、データ入力端子Ｄ３に入来した複
合同期信号を２ｆｈのサンプリングクロックでメモリし
、クロック入力端子Ｃ３に入来するＶＣＯ４の出力信号
と合成して信号を並列化して出力する。この出力信号は
判定回路７に供給され、並列化された出力信号の状態に
より入力信号が垂直同期信号であるか否かを判定して検
出信号を出力する。すなわち、垂直同期信号がＮ−Ｔｈ
　　（ただし、Ｔｈ　＝　１　／ｆｈ１Ｎは正の整数〉
の周波数であるとすると、シフトレジスタ３の出力が（
Ｎ−１）・Ｔｈより大きく、かつ（Ｎ＋１）・Ｔｈ以下
のパルス幅を有すると判定された時のみ、判定回路７が
検出信号を出力するようになっている。

さらに、この検出出力信号は、後述する記憶回路１４の
クロック入力端子ＣＩ４及びＡＮＤ　（論理積）回路１
８の一方の入力端子に供給される。

従って、ノイズを垂直同期信号として誤って検出する事
がなく、極めて安定に垂直同期信号を検出できると共に
、積分回路のようなアナログ信号を扱う回路を必要とし
ないので、全ディジタル化に好適である。

カウンタ６は、クロック入力端子Ｃ６にＶＣＯ４より２
ｆｈ周期の信号が供給され、出力端子からはライン走査
周波数に等しい周波数の信号を出力する。このカウンタ
６の出力信号のビット数Ｎの上位の（Ｎ−２）ビットを
レジスタ８のデータ入力端子Ｄ８に供給し、また、出力
信号の下位の２ビツトはシフトレジスタ９及び１０のデ
ータ入力端子Ｄｑ、Ｄ＋ｏに供給すると共に、タイミン
グ信号生成回路１３にも供給する。

比較器１１は一方の入力端子にレジスタ８の出力信号が
入力され、他方の入力端子に上記のカウンタ６の出力信
号の上位の（Ｎ−２）ビットが入力され、出力信号をタ
イミング信号生成回路１３に供給する。この比較器１１
は、２つの入力端子に入力される信号が等しい時だけ出
力パルスを発生し、それ以外の時は出力パルスを発生せ
ず、タイミング信号生成回路１３に信号を供給しないよ
うにしている。

シフトレジスタ９及び１０の出力信号はそれぞれ判定回
路１２に供給される。シフトレジスタ９及び１０の２進
数の全てのビットがそれぞれ正しく記憶された場合、ピ
ッ１〜のすべてが「０」又は「１」の正しい値が記憶さ
れる。しかし、ドロップアウト等の障害により、シフト
レジスタ９及び１０には誤ったデータが記憶されること
がしばしばある。そこで、判定回路１０は供給されるシ
フトレジスタ９及び１０の出力信号のそれぞれの信号の
過半数あるいは大半のビットの取る値を出力信号として
タイミング信号生成回路１３に供給するようにしている
。

このように、複数のビットより真の値１ビットを推定す
ることで、種々の条件によるエラーを無視することが可
能となり、信号条件の悪い場合でも正確な信号検出が可
能であり、極めて有効である。

タイミング信号生成回路１３には、判定回路１２、比較
器１１．記憶回路１４．シフトレジスタ９及び１０の出
力信号がそれぞれ供給され、これらの入力信号により、
判定回路７の出力信号と同７− じタイミングと推定される信号を出力してＡＮＤ（論理
積）回路１７の一方の入力端子に供給し、また、。判定
回路７の出力信号が存在すると推定される数゛Ｈ明期間
Ｈは水平走査期間）のみパルス信号を出力して、記憶回
路１４に供給する。そして、この出力パルス信号は記憶
回路１４より供給される信号の状態により、そのパルス
幅が変化する信号である。すなわち、出力パルス信号が
すべて同期状態を示す時、パルス幅は最小となり、非同
期状態を示すデータの増加に伴って、次第にパルス幅は
ある許容限度まで順次拡大して変化する。

このようにすることによって、不要に非同期状態を検出
することがなくなり、信号状態の悪い場合には、効率的
に同期状態を判定することができる。

更に、記憶回路１４を例えば、シフ１−レジスタの様な
時系列的にデータを記憶できる構成のものにしておくこ
とによって、同期から非同期あるいは非同期から同期と
いった状態の移行過程が簡単に検出できるので、多数決
論理に発生する応答の８− 遅れを最小にすることができる。すなわち、例えば、記
憶回路１４にアップダウンカウンタを利用した場合には
、同期状態の時にはアップカウントし、非同期状態の時
にはダウンカウントするようにして、最大カウントをＮ
（Ｎは正の整数）とした時、カウンタの出力がＮ／２前
後の値の時には、同期状態から非同期状態への移行過程
なのか、逆の移行過程なのかが判別不能となる。従って
、同期状態か非同期状態かの判別のためには最大カウン
トＮ前後まで同一状態が続く必要があり、応答にかなり
の遅れがあった。それに対し、記憶回路１４がシフ１−
レジスタのような時系列にデータを記憶できる素子であ
れば、状態の移行過程が識別可能なため、前述のカウン
タと同じＮビットのシフトレジスタであれば、最も新し
く記憶されたＮ／２ビット前後のデータにより同期状態
の識別ができ、極めて、応答性に優れたものとなる。

次に、記憶回路１４の出力信号はタイミング信号生成回
路１３及び同期状態識別回路１５に供給される。同期状
態識別回路１５はフリップフロツプ回路１６のＳ端子及
びＲ端子に信号を供給し、フリップフロップ回路１６の
Ｑ端子から出力された信号と前述した記憶回路１４の出
力信号によって、同期か非同期かを識別してフリップフ
ロップ回路１６を０Ｎ１０ＦＦする信号を出力する。す
なわち、記憶回路１４の出力信号により、現在の状態（
同期から非同期への移行過程または非同期から同期への
移行過程または同期状態が非同期状態）が識別され、フ
リップフロップ回路１６のＱ端子からの出力信号により
、過去の状態が識別できるので、同期状態識別回路１５
で【ま極めて安定に状態識別を行なうことができる。

フリップフロップ回路１６のＱ端子から出力された信号
はＡＮＤ回路１７の一方の入力端子と同期状態識別回路
１５に再度供給され、Ｑ端子から出力された信号はＡＮ
Ｄ回路１８の一方の入力端子に供給される。ＡＮＩ’）
回路１７の出力信号はＯＲ（論理和）回路１９の一方の
入力端子に供給され、ＡＮＤ回路１８の出力信号はＯＲ
回路１９のもう一方の入力端子に供給されると共に、レ
ジスタ８．９．’１０の各クロック入力端子ＣＢ、Ｃ９
゜ＣｔＯに供給され、カウンタ６のリセット（初期化）
直前の値として記憶される。ＯＲ回路１９の出力信号は
波形整形回路２０及びカウンタ６のリセット端子Ｒに供
給される。

フリップフロップ回路１６が同期状態に設定されるとＡ
ＮＤ回路１７は活性状態、ＡＮＤ回路１８は禁止状態と
なり、判定回路７の出力信号と同一タイミングであるタ
イミング信号生成回路１３の出力信号はＡＮＤ回路１７
に供給されて、その出力信号となり、更にこの出力信号
はＯＲ回路１９を介して出力され、波形整形回路２０及
びカウンタ６のリセット端子Ｒに供給される。更に、波
形整形回路２０の出力信号は出力端子２１に供給される
。この信号はライン走査信号と調相関係にある信号を分
周して得られた垂直同期信号と一定の時間関係にある安
定な信号である。

ＯＲ回路１９の出力信号はカウンタ６のリセット端子Ｒ
に供給されているので、この信号が同期状態にあり、か
つ、同期状態識別回路１５が非同１１− 明状態を識別しない限り、信号の状態によって垂直同期
信号が、時々検出されなかったり、ノイズを誤って検出
しても、安定な出力を供給する事が可能である。

また、レジスタ８，９．１０の各書き込み信号はＡＮＤ
回路１８の出力信号が供給されているので、一度同期状
態に入ると、レジスタの記憶内容が書き換えられる事は
な（、テレビジョン機器のチャンネル切換え時、電源の
０Ｎ１０ＦＦ時、コマーシャル等のプログラムの変更に
よる同期信号の切換え時、ライン走査線の本数の異なる
信号入）〕時等にのみ、新しい内容のデータが書き込ま
れる。

電源の投入時やチャンネル切換え時直後は、上述したよ
うなカウントダウン型ディジタル方式垂直同期分１ｌｌ
Ｉｔでは同期状態にはなく、フリップフロップ回路１６
はリセット状態にあるか、あるいは、非同期状態を識別
した後にリセットされる。

従って、ＡＮＤ回路１７は禁止状態、ＡＮＤ回路１８は
活性状態であり、ＡＮＤ回路１８の出力１２− からは入力同期信号の垂直同期信号が１ｑられ、レジス
タ８，９．１０の各クロック入力端子ＣＢ。

Ｃ９，ＣＩＯに供給される。また、ＯＲ回路１９の出力
からは入力信号の垂直同期信号そのものが得られると共
に、この出力信号は波形整形回路２０及びカウンタ６の
リセット端子Ｒに供給される。

そして、波形整形回路２０の出力には入力信号の垂直同
期信号そのものが得られ、カウンタ６が非同期状態にお
いては、入力信号の垂直同期信号によって、垂直同期信
号の同期ごとにリセットされる。

以上説明した同期信号処理回路では、ライン走査周波数
の識別回路及び書き換えが可能なライン走査周波数の記
憶回路を有しているので、全てのテレビジョン信号方式
に適用が可能となる。更に、カウンタ６の出力信号をＤ
／Ａ変換した信号を垂直偏向信号に利用すれば、垂直同
期信号調整用のボリュームが不要となる。

発明の効果 ・　　本発明の回路は以下に示す効果を有する。

（１）ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式等の
標準テレビジョン信号方式やそれ以外の方式の全てに適
用でき、しかも安価である。

（２）回路中に記憶機能を有する構成としているため、
過渡変動に影響されない。

（３）全ディジタル方式の回路処理なので、集積回路（
ＩＣ）化が容易で、回路が簡単になる。

（４）従来は特定の信号方式の装置にのみ同期して表示
が行なわれていた文字２図形等の表示がすべてのテレビ
ジョン信号方式の装置に同期して、スーパーインポーズ
等の表示ができる。

【図面の簡単な説明】

図は本発明の同期信号処理回路の一実施例を示す回路系
統図である。 １・・・入力端子、２・・・位相検波器、３．９．１０
・・・シフトレジスタ、４・・・電圧制御発振器（ＶＣ
Ｏ）、５・・・１／２分周器、６・・・カウンタ、７，
１２・・・判定回路、８・・・レジスタ、１１・・・比
較器、１３・・・タイミング信号生成回路、１４・・・
記憶回路、１５・・・同期状態識別回路、１６・・・フ
リツプフロツプ回路、１７．１８・・・ＡＮＤ（論理積
）回路、１９・・・ＯＲ（論理和）回路、２０・・・波
形整形回路、２１・・・出力端子。 特許出願人　日本ビクター株式会社 代表者　大通　一部

Claims (1)

【特許請求の範囲】
1. テレビジョン信号のライン走査信号に位相同期し、かつ
   ライン走査周波数（ｆｈ）の２Ｎ倍（Ｎは正の整数）の
   周波数の信号を発生させる信号発生回路と、垂直同期信
   号検出回路と、非同期時に前記垂直同期信号検出回路の
   出力により初期化され、かつ同期時に初期化信号により
   初期化される前記ライン走査周波数（ｆｈ）の２Ｎ倍の
   周波数の信号を計数する計数回路と、この計数値を垂直
   同期信号周期ごとに更新して記憶する記憶回路と、この
   記Ｉｉ値と前記計数回路の出力とを比較し、この記憶値
   と計数値とが等しくなるタイミングの前後１〜２　Ｔｈ
   　　（Ｔｈ　＝　１　／ｆｈ）期間のみ信号を出力する
   回路と、前記垂直同期検出信号が前記期間にある時を同
   期状態、前記期間以外にある時を非同期状態と識別する
   同期状態識別回路と、同期状態が連続したことを記憶し
   、かつ同期／非同期の状態信号を出力する回路と、前記
   状態信号が同期状態信号を１１１力する時計数値と記憶
   値との一致時に初期化信号を出力する回路とよりなり、
   前記状態信号を出力する回路の出力状態により非同期時
   には前記垂直同期検出回路よりの信号を出力し、同期時
   には前記初期化信号を出力する同期信号処理回路。