JPS5930391A - 時分割通話路方式 - Google Patents
時分割通話路方式Info
- Publication number
- JPS5930391A JPS5930391A JP14082782A JP14082782A JPS5930391A JP S5930391 A JPS5930391 A JP S5930391A JP 14082782 A JP14082782 A JP 14082782A JP 14082782 A JP14082782 A JP 14082782A JP S5930391 A JPS5930391 A JP S5930391A
- Authority
- JP
- Japan
- Prior art keywords
- information
- channel
- time
- outgoing path
- division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、時分割通話路に関し、特にインチャネル制御
ＩＫ適用し得る時分割空間スイッチから成る時分割通話
路方式に関する。
ＩＫ適用し得る時分割空間スイッチから成る時分割通話
路方式に関する。
従来、この種の時分割空間スイッチは、第１図に示すよ
うに、論理グー）ＧＡＴＥと、該論理ゲ−）ＧＡＴＥを
制御する通話路制御装置ＳＷＣと、該制御装置ＳＷＣよ
シの制御データを保持するメモリＣＴＬＭとを有し、そ
の制御データによって論理グー）ＧＡＴＥの開閉を行な
うことによシ、入力時分割多重回線ｌＮ１−ｎを出力多
重回線０ＵＴ１〜ｍへ各チャネル毎にスイッチングする
構成となっている。そのため、これらの交換動作の制御
は、この時分割空間スイッチに接続された通話路制御装
置で集中管理され、又、通話路接続の呼損側１ｌｌ（チ
ャネル整合処理）もこの制御装置の制御下となり、交換
制御機能の分散化が困難となる欠点があった。
うに、論理グー）ＧＡＴＥと、該論理ゲ−）ＧＡＴＥを
制御する通話路制御装置ＳＷＣと、該制御装置ＳＷＣよ
シの制御データを保持するメモリＣＴＬＭとを有し、そ
の制御データによって論理グー）ＧＡＴＥの開閉を行な
うことによシ、入力時分割多重回線ｌＮ１−ｎを出力多
重回線０ＵＴ１〜ｍへ各チャネル毎にスイッチングする
構成となっている。そのため、これらの交換動作の制御
は、この時分割空間スイッチに接続された通話路制御装
置で集中管理され、又、通話路接続の呼損側１ｌｌ（チ
ャネル整合処理）もこの制御装置の制御下となり、交換
制御機能の分散化が困難となる欠点があった。
本発明は、斯かる欠点ＩＣ鑑みてなされたもので、時分
割空間スイッチの入力時分割多重回線の各チヤネルのチ
ャネル情報内に出方路を示すアドレス情報を付加し、こ
の情報を亀とに自律的に出方路へ情報を送出し、父、呼
損が生じた時は、この旨を入力チャネルに対し表示する
機能を有することによシ、上記欠点を解決し、交換制御
機能の分散化を可能とする時分割通話路方式を提供する
ことを目的とする。
割空間スイッチの入力時分割多重回線の各チヤネルのチ
ャネル情報内に出方路を示すアドレス情報を付加し、こ
の情報を亀とに自律的に出方路へ情報を送出し、父、呼
損が生じた時は、この旨を入力チャネルに対し表示する
機能を有することによシ、上記欠点を解決し、交換制御
機能の分散化を可能とする時分割通話路方式を提供する
ことを目的とする。
即ち、本発明は、各チャネルのチャネル情報を通話路制
御情報と通信情報とから成る構成とし、多重度にの時分
割多重回線を入力すると共に、該回線からの入力チャネ
ル情報を保持し、該入力チャネル情報の通話路制御情報
によシ所定の出力時分割多重回線へチャネル情報を出力
する時分割スイッチ機能ユニットをｎ個配備し、且つ、
上記各ユニットにｍ本の上記出力時分割多重回線をそれ
ぞれ入力せしめて、ｎｘｍの時分割空間スイッチを構成
し、自律選択スイッチ機能を持たせて成るものでおる。
御情報と通信情報とから成る構成とし、多重度にの時分
割多重回線を入力すると共に、該回線からの入力チャネ
ル情報を保持し、該入力チャネル情報の通話路制御情報
によシ所定の出力時分割多重回線へチャネル情報を出力
する時分割スイッチ機能ユニットをｎ個配備し、且つ、
上記各ユニットにｍ本の上記出力時分割多重回線をそれ
ぞれ入力せしめて、ｎｘｍの時分割空間スイッチを構成
し、自律選択スイッチ機能を持たせて成るものでおる。
以下、本発明を図面に示す寮施例に基づｂて説明する。
給２図は本発明の一実施例を示すブロック図である。図
において本発明時分割通話路方式は、ｎ個の時分割スイ
ッチ機能ユニツ）８Ｕｔ−８Ｕｎヲ備えて成シ、各時分
割スイッチ機能ユニットＳＵ１〜Ｓ ’［Ｊｎ には
、シリアルパラレル変換回路Ｓ／Ｐと、制御回路ＣＴＬ
と、出力ゲート回路０１〜Ｇｍト、パラレルシリアル変
換回路Ｐ／Ｓｔ〜Ｐ／Ｓｍとを備えて構成される。
において本発明時分割通話路方式は、ｎ個の時分割スイ
ッチ機能ユニツ）８Ｕｔ−８Ｕｎヲ備えて成シ、各時分
割スイッチ機能ユニットＳＵ１〜Ｓ ’［Ｊｎ には
、シリアルパラレル変換回路Ｓ／Ｐと、制御回路ＣＴＬ
と、出力ゲート回路０１〜Ｇｍト、パラレルシリアル変
換回路Ｐ／Ｓｔ〜Ｐ／Ｓｍとを備えて構成される。
各時分割スイッチ機能ユニツ） Ｓ Ｕｓ〜ＳＵｎは、
多重度ｋ（ｋｉｉ’１以上の整数）の入力時分割多重回
線Ｉ Ｎｌ〜ＩＮｎが対応して接続され、各ユニツ）
Ｓ Ｕｌ〜Ｓ ｕｎはチャネル毎に動作する。
多重度ｋ（ｋｉｉ’１以上の整数）の入力時分割多重回
線Ｉ Ｎｌ〜ＩＮｎが対応して接続され、各ユニツ）
Ｓ Ｕｌ〜Ｓ ｕｎはチャネル毎に動作する。
上記シリアルパラレル変換回路Ｓ／Ｐは、対応する上記
多重回線Ｉ Ｎｌ〜ＩＮｎからの入力チャネル情報を各
々保持する。このチャネル情報は、出方路を示す制御情
報と通信情報とから成る。前者は制御回路ＣＴＬへ、後
者は出方路となる出力ゲート回路０１〜Ｇｍへ分配され
る。
多重回線Ｉ Ｎｌ〜ＩＮｎからの入力チャネル情報を各
々保持する。このチャネル情報は、出方路を示す制御情
報と通信情報とから成る。前者は制御回路ＣＴＬへ、後
者は出方路となる出力ゲート回路０１〜Ｇｍへ分配され
る。
上記制御回路ＣＴＬは、制御情報を調べ、どの出方路か
を検出すると共【、制御バスＢＵＳを介して、同一の出
方路に対し他スイッチユニットの使用要求があるかない
かを調べる。この結果、２以上のスイッチユニットで同
一出方路の使用要求があれば、所定の優先ルールによっ
て、どれか一つを選択して、そのスイッチユニットがそ
の出方路を使用し、接続可情報を付加し、一方、他のス
イッチユニットは、呼損の表示情報を付加し、該当する
出力用パラレルシリアル変換回路Ｐ／Ｓｓ〜Ｐ／Ｓｍへ
出力チャネル情報をセットする。
を検出すると共【、制御バスＢＵＳを介して、同一の出
方路に対し他スイッチユニットの使用要求があるかない
かを調べる。この結果、２以上のスイッチユニットで同
一出方路の使用要求があれば、所定の優先ルールによっ
て、どれか一つを選択して、そのスイッチユニットがそ
の出方路を使用し、接続可情報を付加し、一方、他のス
イッチユニットは、呼損の表示情報を付加し、該当する
出力用パラレルシリアル変換回路Ｐ／Ｓｓ〜Ｐ／Ｓｍへ
出力チャネル情報をセットする。
上記パラレルシリアル変換回路Ｐ／Ｓ １− Ｐ／Ｓｍ
は、各時分割スイッチ機能ユニツ）ＳＵｔ〜ＳＵｎ毎に
対応する出力時分割多重回線０ＵＴｌ〜ＯＵＴｍにマル
チ接続されておシ、上記出力チャネル情報がセットされ
る。
は、各時分割スイッチ機能ユニツ）ＳＵｔ〜ＳＵｎ毎に
対応する出力時分割多重回線０ＵＴｌ〜ＯＵＴｍにマル
チ接続されておシ、上記出力チャネル情報がセットされ
る。
この本発明時分割通話路方式は、一般的に１第３図に示
すように、ｎ＝ａｍとして使用され、又、入力時分割多
重回線ＩＮｔ〜ＩＮｎと出力時分割多重回線０ＵＴｔ
〜０ＵＴｎは、各々＜ＩＮｘ、０ＵＴｔ） 〜＜ＩＮｎ
、０ＵＴｎ＞ のペアとして使用され、これらが複数の
交換装置５ＷＥＱｓ〜５ＷＥＱｎに接続される。これら
の交換装置５ＷＥＱｘ〜５ＷＥＱｎは、独立に時分割空
間スイッチ５ＳＷＫ接新アクセスを行なうことができる
。
すように、ｎ＝ａｍとして使用され、又、入力時分割多
重回線ＩＮｔ〜ＩＮｎと出力時分割多重回線０ＵＴｔ
〜０ＵＴｎは、各々＜ＩＮｘ、０ＵＴｔ） 〜＜ＩＮｎ
、０ＵＴｎ＞ のペアとして使用され、これらが複数の
交換装置５ＷＥＱｓ〜５ＷＥＱｎに接続される。これら
の交換装置５ＷＥＱｘ〜５ＷＥＱｎは、独立に時分割空
間スイッチ５ＳＷＫ接新アクセスを行なうことができる
。
第４図に上述したチャネル情報の一構成例を示す。同図
に示すものは、フレーム内Ｋｋ個のチャネル情報が多重
化されている。チャネル情報は、制御データフィールド
ＣＴＬＦと通信情報フィールドＤＡＴＡとからなる。制
御データフィールドＣＴＬＦは、動作モード指定ＭＯＤ
及び出方路指定アドレス０ＵＴＤＴから構成される。動
作モード指定ＭＯＤとしては、入力チャネルの揚台、バ
ス接続の要求、プライオリティデータ等の情報から成シ
、一方、出力チャネルの場合、バス接続可情報、呼損情
報等から成る。−例を示すと、入力チャネルのプライオ
リティとして一旦パス接続可となった後は、プライオリ
ティの一番高いデータを付加して送出すれば、そのチャ
ネルを通話中継続して使用することができる。
に示すものは、フレーム内Ｋｋ個のチャネル情報が多重
化されている。チャネル情報は、制御データフィールド
ＣＴＬＦと通信情報フィールドＤＡＴＡとからなる。制
御データフィールドＣＴＬＦは、動作モード指定ＭＯＤ
及び出方路指定アドレス０ＵＴＤＴから構成される。動
作モード指定ＭＯＤとしては、入力チャネルの揚台、バ
ス接続の要求、プライオリティデータ等の情報から成シ
、一方、出力チャネルの場合、バス接続可情報、呼損情
報等から成る。−例を示すと、入力チャネルのプライオ
リティとして一旦パス接続可となった後は、プライオリ
ティの一番高いデータを付加して送出すれば、そのチャ
ネルを通話中継続して使用することができる。
本発明は、以上説明したように、チャネル情報を通話路
制御情報と通信情報とから成る構成とし、該通話路制御
情報を用いて自律的に出方路を選択する機能を有する時
分割スイッチ機能ユニットを備えたことによシ、交換制
御機能の分散化に適した時分割通話路を構成できる効果
がある。
制御情報と通信情報とから成る構成とし、該通話路制御
情報を用いて自律的に出方路を選択する機能を有する時
分割スイッチ機能ユニットを備えたことによシ、交換制
御機能の分散化に適した時分割通話路を構成できる効果
がある。
第１図は従来の時分割空間スイッチを示すブロック図、
第２図は本発明時分割通話路方式の一実施例を示すブロ
ック図、第３図は本発明時分割通話路方式の交換装置と
の一般的な接続例を示すブロック図、第４図はチャネル
情報の構成の一例を示す説明図である。 ＳＵ＋−８ｕｎ・・・時分割ヌイッチ機能ユニットＳ／
ＰＩ〜８／Ｐ ｎ・・・シリアルパラレル変換回路ＣＴ
Ｌ・・・制＃回路 ０１〜Ｇｍ・・・出力ゲート回路 Ｐ／５ｔ−Ｐ／Ｓｍ・・・パラレルシリアル変換回路出
願人 日本電気株式会社 第１図 第２図
第２図は本発明時分割通話路方式の一実施例を示すブロ
ック図、第３図は本発明時分割通話路方式の交換装置と
の一般的な接続例を示すブロック図、第４図はチャネル
情報の構成の一例を示す説明図である。 ＳＵ＋−８ｕｎ・・・時分割ヌイッチ機能ユニットＳ／
ＰＩ〜８／Ｐ ｎ・・・シリアルパラレル変換回路ＣＴ
Ｌ・・・制＃回路 ０１〜Ｇｍ・・・出力ゲート回路 Ｐ／５ｔ−Ｐ／Ｓｍ・・・パラレルシリアル変換回路出
願人 日本電気株式会社 第１図 第２図
Claims (1)
- 【特許請求の範囲】 各チャネルのチャネル情報を通話路制御情報と通信情報
とから成る構成とし、 多重度にの時分割多重回線を入力すると共に、該回線か
らの入力チャネル情報を保持し、核入力チャネル情報の
通話路制御情報によシ所定の出力時分割多重回線へチャ
ネル情報を出力する時分割スイッチ機能ユニットをｎ個
配備し、 且つ、上記各ユニットにｍ本の上記出力時分割多重回線
をそれぞれ入力せしめて、ｎｘｍの時分割空間スイッチ
を構成し、自律選択スイッチ機能を持たせて成ることを
特徴とする時分割通話路方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14082782A JPS5930391A (ja) | 1982-08-13 | 1982-08-13 | 時分割通話路方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14082782A JPS5930391A (ja) | 1982-08-13 | 1982-08-13 | 時分割通話路方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5930391A true JPS5930391A (ja) | 1984-02-17 |
| JPS6350917B2 JPS6350917B2 (ja) | 1988-10-12 |
Family
ID=15277637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14082782A Granted JPS5930391A (ja) | 1982-08-13 | 1982-08-13 | 時分割通話路方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930391A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63222672A (ja) * | 1987-03-10 | 1988-09-16 | Nippon Suisan Kaisha Ltd | 食肉様構造食品の製造方法 |
-
1982
- 1982-08-13 JP JP14082782A patent/JPS5930391A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63222672A (ja) * | 1987-03-10 | 1988-09-16 | Nippon Suisan Kaisha Ltd | 食肉様構造食品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6350917B2 (ja) | 1988-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117225A (en) | Computer display screen monitoring system | |
| EP0263799A2 (en) | An interactive video network between one master computer and a plurality of slave computers | |
| US3984819A (en) | Data processing interconnection techniques | |
| US6154449A (en) | Switchless network | |
| US7003603B2 (en) | Partitioned backplane slot to couple switch fabric blades to port blades | |
| GB1006127A (en) | Selection system for circuits or electrical equipment | |
| US5414415A (en) | Cross-connect apparatus capable of avoiding a superfluous detour route therein | |
| JPS6350917B2 (ja) | ||
| JPH0419569B2 (ja) | ||
| JPS6350916B2 (ja) | ||
| JPH1032888A (ja) | ディジタル交換機の時分割多重化方式 | |
| US7039045B1 (en) | Passthrough switching control mechanism based upon the logical partitioning of a switch element | |
| KR100350470B1 (ko) | 광통신 시스템에서의 자동경로 스위치 제어장치 | |
| JPS62195950A (ja) | パケツト交換の負荷分散方式 | |
| JP2570197B2 (ja) | 信号切換装置 | |
| JPH0736628B2 (ja) | クロスコネクト装置 | |
| Hyman | The computer control system for the SPS | |
| JP3677810B2 (ja) | 配線切換装置 | |
| JP2580979B2 (ja) | Ａｔｍスイッチ | |
| JPH05130130A (ja) | Ｓｒｍ間ハイウエイ接続方法および装置 | |
| JPS59186497A (ja) | 時分割交換機 | |
| JPH05252582A (ja) | 可変多重変換システム | |
| JPH0322730A (ja) | 分散／集中配置変換回路 | |
| JPS6159953A (ja) | 回線切替装置 | |
| JPS6121036B2 (ja) |