JPS6228593B2 - - Google Patents
Info
- Publication number
- JPS6228593B2 JPS6228593B2 JP54101454A JP10145479A JPS6228593B2 JP S6228593 B2 JPS6228593 B2 JP S6228593B2 JP 54101454 A JP54101454 A JP 54101454A JP 10145479 A JP10145479 A JP 10145479A JP S6228593 B2 JPS6228593 B2 JP S6228593B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity concentration
- electrode
- gate
- gaas
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は砒化ガリウムシヨツトキバリア形電界
効果トランジスタに関するものである。
効果トランジスタに関するものである。
砒化ガリウム（GaAsと記す）を使用したシヨ
ツトキバリア型電界効果トランジスタ（MES
FETと記す）は、現在、ミリ波帯まで使用可能
な三端子半導体デバイスとして、マイクロ波通
信、レーダー等の分野において広く使用されてい
る。GaAs MES FETの雑音指数Ｆは次式で表わ
される。
ツトキバリア型電界効果トランジスタ（MES
FETと記す）は、現在、ミリ波帯まで使用可能
な三端子半導体デバイスとして、マイクロ波通
信、レーダー等の分野において広く使用されてい
る。GaAs MES FETの雑音指数Ｆは次式で表わ
される。
Ｆ＝１＋２πKfCgsＲｇ＋Ｒｓ／Ｇｍ ……(1)
(1)式でＫは定数、ｆは使用周波数、Cgsはゲー
ト・ソース間容量、Rgはゲート抵抗、Rsはソー
ス直列抵抗、Gmは相互コンダクタンスを表わ
す。(1)式から明らかなように、小さな雑音指数を
実現するためには(1)Cgsを小さくする。(2)Gmを
大きくする。(3)Rgを小さくする。(4)Rsを小さく
することが必要である。
ト・ソース間容量、Rgはゲート抵抗、Rsはソー
ス直列抵抗、Gmは相互コンダクタンスを表わ
す。(1)式から明らかなように、小さな雑音指数を
実現するためには(1)Cgsを小さくする。(2)Gmを
大きくする。(3)Rgを小さくする。(4)Rsを小さく
することが必要である。
(1)、(2)のCgsを小さくし、Gmを大きくするた
めには、本質的にゲート長を短くする必要があ
る。現在、商品化されているGaAs MES FETの
中で最も短いゲート長は0.5ミクロンであり、さ
らに0.3〜0.25ミクロンの、いわゆるクオーター
ミクロンゲートの実現が計られている。しかし、
クオーターミクロンが実現できても、他のパラメ
ータRgとRsとが大きと雑音指数の低減は小幅に
とどまる。Rgの低減は、ゲート金属の厚さを厚
くすればよいが、ゲート長を短くするためにはゲ
ート長より厚い金属を使用することはできない。
そこで、単位のゲート幅の小さいゲートを多数並
列にし、実質的にRgの低減が計られている。一
方、Rsはゲートとソース間隔で決まる抵抗と、
ソースのオーム性電極とGaAsとの接触抵抗の和
と考えられる。従つて、Rsを低減するために
は、ゲートとソース間隔を短くすること、ゲート
とソース間のGaAs活性層の抵抗を下げること、
および、オーム性電極とGaAsとの接触抵抗を下
げることが必要である。
めには、本質的にゲート長を短くする必要があ
る。現在、商品化されているGaAs MES FETの
中で最も短いゲート長は0.5ミクロンであり、さ
らに0.3〜0.25ミクロンの、いわゆるクオーター
ミクロンゲートの実現が計られている。しかし、
クオーターミクロンが実現できても、他のパラメ
ータRgとRsとが大きと雑音指数の低減は小幅に
とどまる。Rgの低減は、ゲート金属の厚さを厚
くすればよいが、ゲート長を短くするためにはゲ
ート長より厚い金属を使用することはできない。
そこで、単位のゲート幅の小さいゲートを多数並
列にし、実質的にRgの低減が計られている。一
方、Rsはゲートとソース間隔で決まる抵抗と、
ソースのオーム性電極とGaAsとの接触抵抗の和
と考えられる。従つて、Rsを低減するために
は、ゲートとソース間隔を短くすること、ゲート
とソース間のGaAs活性層の抵抗を下げること、
および、オーム性電極とGaAsとの接触抵抗を下
げることが必要である。
ゲート・ソース間隔を短くすることは、ゲート
電極とソース電極との位置合せの精度からその下
限は決まり、現在の技術では１ミクロンが限界で
ある。ゲート・ソース間のGaAs活性層の抵抗を
下げるためには、その活性層の不純物濃度を上
げ、その厚さを厚くすることが必要である。しか
し、活性層の不純物濃度を上げると、ゲート電極
の逆方向耐圧が低下し、逆方向リーク電流が増加
してかえつて雑音の発生を招く。また、活性層の
厚さを厚くするとFETのピンチオフ電圧が大き
くなり、ゲート電極下の空乏層が大きくなるため
に、実効的なゲート長が長くなり、雑音指数を大
きくする原因ともなる。従つて、低雑音増幅用
GaAs MES FETのピンチオフ電圧は１〜3Vに
設計され、ピンチオフ電圧と活性層の不純物濃度
から、活性層の厚さは限定される。一方、オーム
性電極とGaAsとの接触抵抗を下げるためには、
GaAs中の不純物濃度が高い方がよい。しかし、
その不純物濃度はゲート耐圧から上限が決められ
る。このように、GaAs MES FETの雑音指数の
低減については、理論的、製造技術的面からも多
くの問題が控えている。
電極とソース電極との位置合せの精度からその下
限は決まり、現在の技術では１ミクロンが限界で
ある。ゲート・ソース間のGaAs活性層の抵抗を
下げるためには、その活性層の不純物濃度を上
げ、その厚さを厚くすることが必要である。しか
し、活性層の不純物濃度を上げると、ゲート電極
の逆方向耐圧が低下し、逆方向リーク電流が増加
してかえつて雑音の発生を招く。また、活性層の
厚さを厚くするとFETのピンチオフ電圧が大き
くなり、ゲート電極下の空乏層が大きくなるため
に、実効的なゲート長が長くなり、雑音指数を大
きくする原因ともなる。従つて、低雑音増幅用
GaAs MES FETのピンチオフ電圧は１〜3Vに
設計され、ピンチオフ電圧と活性層の不純物濃度
から、活性層の厚さは限定される。一方、オーム
性電極とGaAsとの接触抵抗を下げるためには、
GaAs中の不純物濃度が高い方がよい。しかし、
その不純物濃度はゲート耐圧から上限が決められ
る。このように、GaAs MES FETの雑音指数の
低減については、理論的、製造技術的面からも多
くの問題が控えている。
本発明は、ゲート耐圧を低下せることなく、ソ
ースシリーズ抵抗を低減し、GaAs MES FETの
低雑音化を実現しようとするものである。
ースシリーズ抵抗を低減し、GaAs MES FETの
低雑音化を実現しようとするものである。
本発明では、ゲート耐圧はゲート電極が設けら
れたGaAs活性層の表面濃度によつてほとんど決
定され、一方、ソースおよびドレインのオーム性
電極とGaAsとの接触抵抗は、前記電極のアロイ
層とGaAs層との接触面におけるGaAs層の不純物
濃度によつて決まり、不純物濃度が高ければ高い
程、接触抵抗は低くなるので、ゲート耐圧に関係
する表面の不純物濃度を低くしておいて、接触抵
抗を低くする不純物濃度の高い位置をGaAs活性
層の深い位置に設けて、この深い位置において、
オーム性電極のアロイ層と接触させることにより
ゲート耐圧を低下させずにソースシリーズ抵抗を
低下させている。
れたGaAs活性層の表面濃度によつてほとんど決
定され、一方、ソースおよびドレインのオーム性
電極とGaAsとの接触抵抗は、前記電極のアロイ
層とGaAs層との接触面におけるGaAs層の不純物
濃度によつて決まり、不純物濃度が高ければ高い
程、接触抵抗は低くなるので、ゲート耐圧に関係
する表面の不純物濃度を低くしておいて、接触抵
抗を低くする不純物濃度の高い位置をGaAs活性
層の深い位置に設けて、この深い位置において、
オーム性電極のアロイ層と接触させることにより
ゲート耐圧を低下させずにソースシリーズ抵抗を
低下させている。
つぎに図を用いて本発明を詳述する。第１図は
上述の本発明原理を適用するためのGaAs活性層
の表面の深さ方向に対す不純物濃度を示す曲線図
であり、表面濃度は1017cm-3で、最大値２×1018
cm-3、基板面で1018cm-3の山形の濃度分布を示
す。第２図は、本発明の第１の実施例であり、図
において、１はゲート電極であり、これを間に置
いてソース電極２とドレイン電極３がGaAs活性
層４の上に設けられ、ソース電極２、ドレイン電
極３によるアロイ層６の深さは、オーム性金属の
厚さ、アロイ時の温度、時間によつて決まり、従
つて、アロイ層６の深さを、第１図に示す不純物
濃度分布の最も不純物濃度の高い位置７の近傍領
域に届くように形成されている。なお、５は半絶
縁性のGaAs基板である。
上述の本発明原理を適用するためのGaAs活性層
の表面の深さ方向に対す不純物濃度を示す曲線図
であり、表面濃度は1017cm-3で、最大値２×1018
cm-3、基板面で1018cm-3の山形の濃度分布を示
す。第２図は、本発明の第１の実施例であり、図
において、１はゲート電極であり、これを間に置
いてソース電極２とドレイン電極３がGaAs活性
層４の上に設けられ、ソース電極２、ドレイン電
極３によるアロイ層６の深さは、オーム性金属の
厚さ、アロイ時の温度、時間によつて決まり、従
つて、アロイ層６の深さを、第１図に示す不純物
濃度分布の最も不純物濃度の高い位置７の近傍領
域に届くように形成されている。なお、５は半絶
縁性のGaAs基板である。
このように、上記第２図の例では、1017cm-3の
低い表面不純物濃度のため、ゲート１の耐圧は充
分保証され、かつ、内部の２×1018cm-3の高い不
純物濃度の位置でソース電極２のアロイ層６と
GaAs活性層の接触がなされて、低抵抗接触を実
現させ、よつて、低雑音化が得られている。
低い表面不純物濃度のため、ゲート１の耐圧は充
分保証され、かつ、内部の２×1018cm-3の高い不
純物濃度の位置でソース電極２のアロイ層６と
GaAs活性層の接触がなされて、低抵抗接触を実
現させ、よつて、低雑音化が得られている。
第３図は、第１図の不純物濃度は全面にわたつ
ていたのに対し、オーム性電極の部分にだけ局部
的に形成された深さ方向の高不純物濃度分布を示
すもので、これは1017cm-3の全面にわたり一様な
不純物濃度分布３１を有するGaAs活性層に、ソ
ース電極とドレイン電極形成部に局部的に、例え
ばイオン注入法により活性層内部で最大値５×
1018cm-3の不純物濃度をもつように形成したもの
であり、第４図はこの不純物拡散領域８の、最大
値を示す７の深さ位置に届くようにソース電極２
とドレイン電極３のアロイ層６が形成されてい
る。
ていたのに対し、オーム性電極の部分にだけ局部
的に形成された深さ方向の高不純物濃度分布を示
すもので、これは1017cm-3の全面にわたり一様な
不純物濃度分布３１を有するGaAs活性層に、ソ
ース電極とドレイン電極形成部に局部的に、例え
ばイオン注入法により活性層内部で最大値５×
1018cm-3の不純物濃度をもつように形成したもの
であり、第４図はこの不純物拡散領域８の、最大
値を示す７の深さ位置に届くようにソース電極２
とドレイン電極３のアロイ層６が形成されてい
る。
この第２の実施例では、第２図の例に比べ、局
部的に、深さ方向で山形の不純物濃度分布を形成
する面倒さはあるが、ゲート電極１を形成する場
所の表面不純物濃度に何らの影響なしに独立にソ
ース電極の低抵抗接触が可能となる効果がある。
部的に、深さ方向で山形の不純物濃度分布を形成
する面倒さはあるが、ゲート電極１を形成する場
所の表面不純物濃度に何らの影響なしに独立にソ
ース電極の低抵抗接触が可能となる効果がある。
上述のとおり、本発明によるGaAs MES FET
は、ソース抵抗が小さくなつているので高効率
で、かつ、ゲート耐圧も高く、低雑音で高出力を
得ることができる。なお、上例では、ソース電極
とドレイン電極ともに、低接触抵抗化が計られて
いるが、ソース電極だけに適用されることがあり
得るのはいうまでもない。
は、ソース抵抗が小さくなつているので高効率
で、かつ、ゲート耐圧も高く、低雑音で高出力を
得ることができる。なお、上例では、ソース電極
とドレイン電極ともに、低接触抵抗化が計られて
いるが、ソース電極だけに適用されることがあり
得るのはいうまでもない。
第１図は、本発明が適用されるGaAs活性層の
深さ方向の不純物濃度の曲線図、第２図は本発明
の第１の実施例の断面図、第３図は、オーム性電
極形成部に局部的に形成された山形の不純物濃度
分布を示す曲線図、第４図は第３図に対応する本
発明の第２の実施例の断面図である。 １……ゲート電極、２……ソース電極、３……
ドレイン電極、４……GaAs活性層、５……半絶
縁性GaAs基板、６……オーム性電極アロイ層、
７……不純物濃度最大値深さ位置、８……高濃度
不純物拡散領域。
深さ方向の不純物濃度の曲線図、第２図は本発明
の第１の実施例の断面図、第３図は、オーム性電
極形成部に局部的に形成された山形の不純物濃度
分布を示す曲線図、第４図は第３図に対応する本
発明の第２の実施例の断面図である。 １……ゲート電極、２……ソース電極、３……
ドレイン電極、４……GaAs活性層、５……半絶
縁性GaAs基板、６……オーム性電極アロイ層、
７……不純物濃度最大値深さ位置、８……高濃度
不純物拡散領域。
Claims (1)
- １ 砒化ガリウム活性層表面にゲート電極ソース
電極およびドレイン電極を有する電界効果トラン
ジスタにおいて、前記ゲート電極は前記砒化ガリ
ウム活性層の低不純物濃度表面に形成され、前記
ソース電極およびドレイン電極は前記砒化ガリウ
ム活性層の表面で低く内部で高くなつておりさら
に内部で低くなる山形の不純物濃度分布部分上に
形成されており、かつ少なくとも前記ソース電極
はそのアロイ層が前記山形の不純物濃度分布部分
のほぼ最高の不純物濃度となる位置で終端するよ
うに形成されていることを特徴とする電界効果ト
ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10145479A JPS5624979A (en) | 1979-08-08 | 1979-08-08 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10145479A JPS5624979A (en) | 1979-08-08 | 1979-08-08 | Field effect transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5624979A JPS5624979A (en) | 1981-03-10 |
| JPS6228593B2 true JPS6228593B2 (ja) | 1987-06-22 |
Family
ID=14301132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10145479A Granted JPS5624979A (en) | 1979-08-08 | 1979-08-08 | Field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5624979A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4494016A (en) * | 1982-07-26 | 1985-01-15 | Sperry Corporation | High performance MESFET transistor for VLSI implementation |
| JPS6085567A (ja) * | 1983-10-17 | 1985-05-15 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JPH0812867B2 (ja) * | 1984-05-23 | 1996-02-07 | 日本電気株式会社 | 半導体装置 |
| JPS6476774A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5268379A (en) * | 1975-12-04 | 1977-06-07 | Fujitsu Ltd | Semiconductor device |
| JPS5348488A (en) * | 1976-10-14 | 1978-05-01 | Mitsubishi Electric Corp | Field effect transistor |
-
1979
- 1979-08-08 JP JP10145479A patent/JPS5624979A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5624979A (en) | 1981-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6091110A (en) | MOSFET device having recessed gate-drain shield and method | |
| US5925895A (en) | Silicon carbide power MESFET with surface effect supressive layer | |
| JPS61199669A (ja) | エツジ・チヤネルｆｅｔとその製造方法 | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| KR910002007A (ko) | 금속-반도체 전계효과 트랜지스터(mesfet) 장치 | |
| US3414781A (en) | Field effect transistor having interdigitated source and drain and overlying, insulated gate | |
| JPS6155971A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタ | |
| JPS5963767A (ja) | 半導体装置 | |
| JPS6228593B2 (ja) | ||
| JPS63278375A (ja) | 半導体集積回路装置 | |
| US4245230A (en) | Resistive Schottky barrier gate microwave switch | |
| US4951099A (en) | Opposed gate-source transistor | |
| JPH023540B2 (ja) | ||
| JPS626352B2 (ja) | ||
| US5321284A (en) | High frequency FET structure | |
| JPH04225533A (ja) | 電界効果トランジスタ | |
| JPS62156876A (ja) | 半導体装置 | |
| US4837175A (en) | Making a buried channel FET with lateral growth over amorphous region | |
| JPH0715018A (ja) | 電界効果トランジスタ | |
| JPS61190987A (ja) | ジ−エイエイエスエフイ−テイ− | |
| Bower et al. | Characterization of MOSFETs formed by gate masked ion implantation technique | |
| JPS59207669A (ja) | 電界効果トランジスタの製造方法 | |
| JP2001135645A (ja) | 半導体装置及びその製造方法 | |
| JPS60137071A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JPS58124276A (ja) | シヨツトキゲ−ト電界効果トランジスタおよびその製造方法 |