JPS60117765A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60117765A
JPS60117765A JP58227261A JP22726183A JPS60117765A JP S60117765 A JPS60117765 A JP S60117765A JP 58227261 A JP58227261 A JP 58227261A JP 22726183 A JP22726183 A JP 22726183A JP S60117765 A JPS60117765 A JP S60117765A
Authority
JP
Japan
Prior art keywords
oxide film
region
implanted
emitter
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58227261A
Other languages
English (en)
Other versions
JPH0481866B2 (ja
Inventor
Tsunenori Yamauchi
経則 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58227261A priority Critical patent/JPS60117765A/ja
Priority to KR1019840007463A priority patent/KR910002294B1/ko
Priority to EP84308326A priority patent/EP0143670B1/en
Priority to DE8484308326T priority patent/DE3482526D1/de
Publication of JPS60117765A publication Critical patent/JPS60117765A/ja
Priority to US07/090,419 priority patent/US4783423A/en
Publication of JPH0481866B2 publication Critical patent/JPH0481866B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
    • H10P32/1406—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/919—Compensation doping

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はバイポーラＩＣ中に接合ｍ電界効果トランジス
タを作）込むための製造技術に関する。
従来技術 オペアンプ等においては、初段に接合型電界効果トラン
ジスタ（Ｊ−ＦＥＴ）が、後段にはバイポーラトランジ
スタが配置されることが多い。このようなバイポーラＩ
Ｃ中にＪ−Ｆ”ＥＴｆ作シ込むために、従来は第１図Ａ
　−Ｅに示す工程が用いられ、図Ａでｓｐｎ　）ランジ
スタのベース領域２とエミッタ領域３が形成される。こ
のときエミッタ拡散時のマスクに使用された厚い酸化膜
４で半導体基板１の表面は覆われているので、次に図Ｅ
ＶＣおいて一担Ｊ−ＦＥＴをつくる場所に窓５全開いて
露出した基板表面に１０００〜ｔｓｏｏ　Ｘ程度の酸化
膜６をつける。その酸化膜６の上から基板中にイオン注
入してＪ−ＦＥＴのチャネル７及びゲート８を形成する
。
例えばチャネル７はＢの注入でｐ型に、ゲートはＡＩの
注入で％型に形成する。このイオン注入後９００°Ｃ１
３０分位のアニールを行ない注入領域を活性化する。そ
の後口ｊｉ７において各部に電極を形成する（ベース電
極は図示されず）。
このように従来の製造方法においては、ｎｐｎ）ランジ
スタのエミッタを形成した後に、図Ｃの工程において基
板１０表面に薄い酸化膜６を形成する為の熱処ｍ（例え
ば９００°Ｃ位）及び図りの工程の後にＪ−ＦＥＴのゲ
ート領域及びチャネル領域のアニールのための熱処理工
程（９００°ｃ、３０分位）の２回の熱処理が入るため
、各熱処理でエミッタの％１領域が拡散により働いてし
まうことがらｈｆｇが変わってしまう。このため例えば
設計上当初はＡ／＃　ｆ　４０位におさえて、前記２回
の熱処理後に設計値のｈｆａ　１００を得る等しておフ
、正確なｈｆ−の制御は困難となっている。
発明の目的 この発明は、上記のようにバイボーラド２ンジスタと接
合型電界効果トランジスタ金同じ基板中に形成するとき
、バイポーラトランジスタが変動しない製造方法を得よ
うとするものである゛。また、基板表面が平担で、厚い
酸化膜で覆われた素子構造を得、％に接合型電界効果ト
ランジスタの耐圧をとれるようにすることもその目的と
する。
発明の構成及び作用 以下、第２図に示す実施例によって、本発明の構成と作
用を詳細に説明する。図Ａにおいて、Ｓ（基板１には分
離領域９．１０　、埋込み外層１１、コレクク用の％１
拡散領域１２が形成されている。表面はクオッシへアク
トされて全面に薄い酸化膜（ｔａｏｏＪ以下）、例えば
５００Ｘの膜厚の酸化膜１３がつけ直されている。次に
図Ｂでベース１４形成のためにレジスト１５ヲ形成して
バターニングし、これをマスクとしてＰ型不純物イオン
、例えばＢを酸化換金透過して注入する。次に図ＣでＪ
　−ＦＥＡＴのゲートのためのレジスト１６ヲ形成して
ノくターニングし又、選択的にイオン注入して薄い酸化
膜１６Ｖｃ透過してゲート領域１７ヲ形成する。例えば
Ａｓ＋金Ｉ　Ｘ　１０１０惧、　１５０　Ｋ　ｇ　Ｖの
条件で注入する。次いで、図ＤＩＫ、おいて、チャ坏ル
領域１８形成のためにレジスト１９’ｉつけパターニン
グして薄い酸化ＪＩ１１３ｔ−透過してイオンを注入す
る。例えばＥｆｌ、５　Ｘ　１０１２／　ａｍ２．１５
０［ｍｌ’の条件で注入する。その後でレジスト１９を
除去し、薄い酸化膜１３上にＣ１ｆＤによって酸化膜２
７ｆ、補充する。例えば４０００λの酸化膜２７を形成
し、図Ｅのごとくエミッタ拡散用の窓２０を酸化膜２７
に形成する。次に図ＦにおいてＰＢｒｓ　ｆ、不純物ソ
ースとしてｐ２拡散してｎ＋エミッタ２１ｆ！：形成す
る。拡散は９００〜１０００°Ｃで６０分位行なわれる
。この過程でＪ−ＦＥＴのチャネル１８とゲート１７の
注入領域は同時にアニールされる。次いで図Ｇのごとく
酸化膜に窓開きしてコレクタ、ベース、エミッタにそれ
ぞれ電極２２゜２３、２４　’ｅ影形成、Ｊ−ＦＥＴの
ソースとドレイン用の電極２５．２６　′ｔ−形成する
。
以上、実施例を示したが、本発明において用いられる薄
い酸化膜１３は、１５００１位がイオン注入のスルー酸
化膜として用いる関係上で上限で６Ｄ、これよ）薄く形
成される。
発明の効果 本発明によれば、エミッタは最后に拡散によって形成で
き、従来のように後続する熱処理によりでエミッタ領域
が動くことがないから、ｈｆａ　’＆：設計通りに形成
することができる。またＪ−ＦＥＴの熱処理をエミッタ
拡散で兼ねることができ、工程中の熱処理回Ｖ、を減ら
すことができる。さらに図Ｇのごとく、素子表面は平坦
な厚い酸化膜で覆われているので得られたＪ−ＦＥＴの
耐圧も十分高い、という利点かめる。
【図面の簡単な説明】 第１図Ａ−Ｅは従来の半導体装置の製造工程ヲ示す説明
図、第２図Ａ−Ｇは本発明の半導体装置の製造方法を説
明する工程図。 １・・・基板、１３・・・薄い酸化膜、１４・・・ベー
ス領域、１７・・・ゲート領域、１Ｂ・・・チャネル領
域、２７・・・厚い酸化膜、２０・・・エミッタ領域 出願人富士通株式会社 代理人弁理士玉　蟲　久　五　部 （外１名） 第　１　図 第２図

Claims (1)

    【特許請求の範囲】
  1. バイポーラトランジスタのベース領域が形成され、さら
    に全面に薄い酸化膜が形成されている半導体基板に、咳
    薄い酸化膜上がら選択的にイオンを注入することによっ
    てそれぞれ接合型電界効果トランジスタのチャネル領域
    及びゲート領域となるイオン注入層を形成し、その後生
    導体基板上の前記薄い酸化膜上の全面に厚い酸化膜を成
    長させ、該半導体基板上の酸化膜にエミッタ拡散用の窓
    を形成し、前記バイポーラトランジスタのニオツタ領域
    を熱拡散処理によって形成し、これと同時に前記接合型
    電界効果トランジスタのチャネル領域及びゲート領域と
    なるイオン注入層の７二−ルをなすことを特徴とする半
    導体装置の製造方法。
JP58227261A 1983-11-30 1983-11-30 半導体装置の製造方法 Granted JPS60117765A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58227261A JPS60117765A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法
KR1019840007463A KR910002294B1 (ko) 1983-11-30 1984-11-28 반도체장치의 제조방법
EP84308326A EP0143670B1 (en) 1983-11-30 1984-11-30 Process for fabricating a semiconductor device
DE8484308326T DE3482526D1 (de) 1983-11-30 1984-11-30 Verfahren zum herstellen einer halbleiteranordnung.
US07/090,419 US4783423A (en) 1983-11-30 1987-08-26 Fabrication of a semiconductor device containing deep emitter and another transistor with shallow doped region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58227261A JPS60117765A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60117765A true JPS60117765A (ja) 1985-06-25
JPH0481866B2 JPH0481866B2 (ja) 1992-12-25

Family

ID=16858045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58227261A Granted JPS60117765A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4783423A (ja)
EP (1) EP0143670B1 (ja)
JP (1) JPS60117765A (ja)
KR (1) KR910002294B1 (ja)
DE (1) DE3482526D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226061A (ja) * 1988-06-27 1992-08-14 Texas Instr Inc <Ti> バイポーラ・トランジスタとｊｆｅｔトランジスタを形成する工程

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
JP2549726B2 (ja) * 1989-01-30 1996-10-30 株式会社東芝 半導体集積回路とその製造方法
IT1234252B (it) * 1989-06-16 1992-05-14 Sgs Thomson Microelectronics Dispositivo a semiconduttore comprendente un circuito di comando e uno stadio di potenza a flusso di corrente verticale integrati in modo monolitico nella stessa piastrina e relativo processo di fabbricazione
US5005061A (en) * 1990-02-05 1991-04-02 Motorola, Inc. Avalanche stress protected semiconductor device having variable input impedance
US6566217B1 (en) 1996-01-16 2003-05-20 Mitsubishi Denki Kabushiki Kaisha Manufacturing process for semiconductor device
KR100256169B1 (ko) * 1996-01-16 2000-05-15 다니구찌 이찌로오, 기타오카 다카시 반도체 장치 및 그 제조방법
SE514707C2 (sv) * 1998-11-04 2001-04-02 Ericsson Telefon Ab L M Metod för halvledartillverkning
US7067383B2 (en) * 2004-03-08 2006-06-27 Intersil Americas, Inc. Method of making bipolar transistors and resulting product

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114882A (ja) * 1973-02-28 1974-11-01
JPS53143184A (en) * 1977-05-20 1978-12-13 Matsushita Electric Ind Co Ltd Production of semiconductor integrated circuit
JPS5858763A (ja) * 1981-10-05 1983-04-07 Toshiba Corp 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3594241A (en) * 1968-01-11 1971-07-20 Tektronix Inc Monolithic integrated circuit including field effect transistors and bipolar transistors,and method of making
NL162511C (nl) * 1969-01-11 1980-05-16 Philips Nv Geintegreerde halfgeleiderschakeling met een laterale transistor en werkwijze voor het vervaardigen van de geintegreerde halfgeleiderschakeling.
US3758831A (en) * 1971-06-07 1973-09-11 Motorola Inc Transistor with improved breakdown mode
US3953255A (en) * 1971-12-06 1976-04-27 Harris Corporation Fabrication of matched complementary transistors in integrated circuits
JPS5180786A (ja) * 1975-01-10 1976-07-14 Nippon Electric Co
JPS5269587A (en) * 1975-12-08 1977-06-09 Hitachi Ltd Device and manufacture for high voltage resisting semiconductor
US4120707A (en) * 1977-03-30 1978-10-17 Harris Corporation Process of fabricating junction isolated IGFET and bipolar transistor integrated circuit by diffusion
DE2715158A1 (de) * 1977-04-05 1978-10-19 Licentia Gmbh Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung
US4133701A (en) * 1977-06-29 1979-01-09 General Motors Corporation Selective enhancement of phosphorus diffusion by implanting halogen ions
JPS5555559A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
JPS55153365A (en) * 1979-05-17 1980-11-29 Toshiba Corp Manufacturing method of semiconductor device
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5933860A (ja) * 1982-08-19 1984-02-23 Toshiba Corp 半導体装置およびその製造方法
US4553318A (en) * 1983-05-02 1985-11-19 Rca Corporation Method of making integrated PNP and NPN bipolar transistors and junction field effect transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49114882A (ja) * 1973-02-28 1974-11-01
JPS53143184A (en) * 1977-05-20 1978-12-13 Matsushita Electric Ind Co Ltd Production of semiconductor integrated circuit
JPS5858763A (ja) * 1981-10-05 1983-04-07 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226061A (ja) * 1988-06-27 1992-08-14 Texas Instr Inc <Ti> バイポーラ・トランジスタとｊｆｅｔトランジスタを形成する工程

Also Published As

Publication number Publication date
EP0143670A3 (en) 1987-03-11
US4783423A (en) 1988-11-08
EP0143670A2 (en) 1985-06-05
DE3482526D1 (de) 1990-07-19
KR910002294B1 (ko) 1991-04-11
EP0143670B1 (en) 1990-06-13
KR850004177A (ko) 1985-07-01
JPH0481866B2 (ja) 1992-12-25

Similar Documents

Publication Publication Date Title
JPS60117765A (ja) 半導体装置の製造方法
JPS63219152A (ja) Ｍｏｓ集積回路の製造方法
JPS63305546A (ja) 半導体集積回路装置の製造方法
JP2727552B2 (ja) 半導体装置の製造方法
JPS5817655A (ja) 半導体装置の製造方法
JPH1055976A (ja) 種々の埋められた領域を有する半導体装置の製造方法
JP3448666B2 (ja) 接合型電界効果トランジスタの製造方法
JPH0964193A (ja) 半導体装置の製造方法
JP2915040B2 (ja) 半導体装置の製造方法
JPH0897231A (ja) 半導体装置の製造方法
JP2828264B2 (ja) 半導体装置の製造方法
JP2988067B2 (ja) 絶縁型電界効果トランジスタの製造方法
JPH04116933A (ja) 半導体装置の製造方法
JPS60137055A (ja) Ｍｏｓｆｅｔとバイポ−ラトランジスタとが混在する半導体装置及びその製造方法
JPH0682789B2 (ja) 半導体装置の製造方法
JPS63153862A (ja) 半導体装置の製造方法
JPH0478167A (ja) 半導体記憶装置の製造方法
JPS61166154A (ja) Ｍｉｓ型半導体装置の製造方法
JPS61139057A (ja) 半導体集積回路装置の製造方法
JPS63232456A (ja) 半導体装置
JPS6266678A (ja) 半導体装置の製造方法
JPH0316140A (ja) Ｍｏｓ型半導体装置の製造方法
JPS5846674A (ja) 半導体装置の製造方法
JPS63211756A (ja) 半導体装置の製造方法
JPH02240933A (ja) Ｍｏｓ型半導体装置の製造方法