JPS593636A - 動的結合モジユ−ル実行処理方式 - Google Patents
動的結合モジユ−ル実行処理方式Info
- Publication number
- JPS593636A JPS593636A JP11330682A JP11330682A JPS593636A JP S593636 A JPS593636 A JP S593636A JP 11330682 A JP11330682 A JP 11330682A JP 11330682 A JP11330682 A JP 11330682A JP S593636 A JPS593636 A JP S593636A
- Authority
- JP
- Japan
- Prior art keywords
- module
- processing
- memory
- members
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚 発明の技術分野
本発明は、動的結合モジュール実行処理方式、特に互に
動的に結合されるモジュールの下で共通データを受渡し
できるように共通ブロックを１つのメンバとして外部大
記憶装置上に格納するようにした動的結合モジュール実
行処理方式に関するものである。
動的に結合されるモジュールの下で共通データを受渡し
できるように共通ブロックを１つのメンバとして外部大
記憶装置上に格納するようにした動的結合モジュール実
行処理方式に関するものである。
（Ｂｌ 技術の背景と問題点
夫々共通ブロックが対応づけられている複数のソース・
モジュールが存在し、それらの少なくとも１つのモジュ
ールが実行される段階において他のモジュールを呼んで
全体の処理が実行される可能性がある場合、従来から第
１図を参照して後述する如く複数のモジュールをいわば
１まとまシのアルロード−モジュール、メンバトシテコ
ンパイルしておく方式、即ちスタティック方式が知られ
ている。しかし、この方式の場合には、上記１まとまシ
のあるロード・モジュール・メンバトシてメモリ上にロ
ードされる形となる。このために、実際には呼び出され
ることのなかったモジュールも一緒にメモリ上にロード
されることになシ、メモリ上の領域が非所望に余分に占
有される形となる。
モジュールが存在し、それらの少なくとも１つのモジュ
ールが実行される段階において他のモジュールを呼んで
全体の処理が実行される可能性がある場合、従来から第
１図を参照して後述する如く複数のモジュールをいわば
１まとまシのアルロード−モジュール、メンバトシテコ
ンパイルしておく方式、即ちスタティック方式が知られ
ている。しかし、この方式の場合には、上記１まとまシ
のあるロード・モジュール・メンバトシてメモリ上にロ
ードされる形となる。このために、実際には呼び出され
ることのなかったモジュールも一緒にメモリ上にロード
されることになシ、メモリ上の領域が非所望に余分に占
有される形となる。
上記の点を改善するものとして、第２図を参照して後述
する如く、複数のソース・モジュールを個々にロード・
モジュール・メンバとするようにコンパイルしておき、
実際の処理時に必要なメンバのみをメモリ上にロードす
る方式、即ちダイナミック・リンク方式が知られている
。しかし、この場合には、夫々のメンバが個別に共通ブ
ロックをもっておシ、各メンバ相互間で共通ブロックを
参照しあうということが出来なかった。
する如く、複数のソース・モジュールを個々にロード・
モジュール・メンバとするようにコンパイルしておき、
実際の処理時に必要なメンバのみをメモリ上にロードす
る方式、即ちダイナミック・リンク方式が知られている
。しかし、この場合には、夫々のメンバが個別に共通ブ
ロックをもっておシ、各メンバ相互間で共通ブロックを
参照しあうということが出来なかった。
（Ｃ） 発明の目的と構成
本発明は、上記の点を解決することを目的としており、
共通ブロックを１つのメンバとして用意し各モジュール
が動的な結合によって処理全冥行する間に共通データの
受渡しを可能にすることを目的としている。そしてその
ため、本発明の動的結合モジュール実行処理方式は、夫
々の共通ブロックが対応づけられている複数のソース・
モジュールであって当該１つのモジュールが処理実行中
に他のモジュールを呼ぶことによって全体の処理が実行
される可能性をもつ複数のモジュールをロードモジュー
ル・メンバとして外部大記憶装置上に格納しておくと共
に、中央処理装置が上記外部大記憶装置から処理に必要
なロード・モジュール・メンバをメモリ上にロードして
処理を行うデータ処理システムにおいて、上記外部大記
憶装置上に、上記夫々のロード・モジュール・メンバを
個別に格納すると共に、上記各ソース・モジュールに対
応した共通ブロックのうちの最大のものを１つの共通ブ
ロック・メンバとして格納するよう構成し、上記中央処
理装置は、処理実行に当って、当面処理に必要な上記側
々のロード・′モジュール・メンバと上記共通ブロック
・メンバとを個別に外。
共通ブロックを１つのメンバとして用意し各モジュール
が動的な結合によって処理全冥行する間に共通データの
受渡しを可能にすることを目的としている。そしてその
ため、本発明の動的結合モジュール実行処理方式は、夫
々の共通ブロックが対応づけられている複数のソース・
モジュールであって当該１つのモジュールが処理実行中
に他のモジュールを呼ぶことによって全体の処理が実行
される可能性をもつ複数のモジュールをロードモジュー
ル・メンバとして外部大記憶装置上に格納しておくと共
に、中央処理装置が上記外部大記憶装置から処理に必要
なロード・モジュール・メンバをメモリ上にロードして
処理を行うデータ処理システムにおいて、上記外部大記
憶装置上に、上記夫々のロード・モジュール・メンバを
個別に格納すると共に、上記各ソース・モジュールに対
応した共通ブロックのうちの最大のものを１つの共通ブ
ロック・メンバとして格納するよう構成し、上記中央処
理装置は、処理実行に当って、当面処理に必要な上記側
々のロード・′モジュール・メンバと上記共通ブロック
・メンバとを個別に外。
部大記憶装置から上記メモリ上にロードし、処理を実行
するようにしたことを特徴としている。以下図面を参照
しつつ説明する。
するようにしたことを特徴としている。以下図面を参照
しつつ説明する。
（Ｄ） 発明の実施例
第１図は従来のスタティック方式が採用されている場合
の処理態様、第２図は従来のダイナミック・リンク方式
が採用されている場合の処理の態様、第３図は本発明の
一実施例処理の態様を示す。
の処理態様、第２図は従来のダイナミック・リンク方式
が採用されている場合の処理の態様、第３図は本発明の
一実施例処理の態様を示す。
第１図において、１．２．３は夫々ソース・モジュール
、４，５．６は夫々ソース−モジュールと対応づけられ
ている対応共通ブロック、７は外部大記憶装置、８は中
央処理装置などの処理ユニットを代表する仮想メモリ、
９は１まとまシのあるものとしてコンパイルされたロー
ド・モジュール・メンバ、１０は仮想メモリ上ヘロード
されたメンバを表わしている。
、４，５．６は夫々ソース−モジュールと対応づけられ
ている対応共通ブロック、７は外部大記憶装置、８は中
央処理装置などの処理ユニットを代表する仮想メモリ、
９は１まとまシのあるものとしてコンパイルされたロー
ド・モジュール・メンバ、１０は仮想メモリ上ヘロード
されたメンバを表わしている。
図示の場合、プログラム・サブルーチンに対応するモジ
ュールがモジュールＸ１モジユールＹ１モジユール２の
如く存在し、例えばモジュールＸに対応した処理が実行
される段階においてモジュールＹやモジュール２が呼ば
れる可能性があるケースとして示されている。なお、対
応共通ブロック４，５．６は夫々各対応するモジュール
１，２゜３と対応するものとして示されている。
ュールがモジュールＸ１モジユールＹ１モジユール２の
如く存在し、例えばモジュールＸに対応した処理が実行
される段階においてモジュールＹやモジュール２が呼ば
れる可能性があるケースとして示されている。なお、対
応共通ブロック４，５．６は夫々各対応するモジュール
１，２゜３と対応するものとして示されている。
上記の如き、ソース、モジュール１，２．３が与えられ
る場合、従来のスタティック方式においては、図示ロー
ド・モジュール・メンノ（９の如く、モジュールｘ、ｙ
、ｚと上記対応共通ブロック４ないし６のうちの最大の
もの（図示の場合にはＣ（Ｙ））とを、１つのまとまシ
のあるものとみてコンパイルする。このようにコンパイ
ルされたメンノ（９Ｆｉ外部大記憶装置７上に格納され
ておシ、中央処理装置が該当する処理を実行するに当っ
ては、メモリ８上にメンバ１０の如く、上記メンノく９
全体をロードして処理を行うようにされる。この場合、
上記モジュールｘ、ｙ、ｚは夫々、例えばリンケージ・
ニジターが用いられて共通ブロック（図示Ｃ）を利用し
て共通データの受渡しを行い得るように、上記メンバ９
をつくられている。
る場合、従来のスタティック方式においては、図示ロー
ド・モジュール・メンノ（９の如く、モジュールｘ、ｙ
、ｚと上記対応共通ブロック４ないし６のうちの最大の
もの（図示の場合にはＣ（Ｙ））とを、１つのまとまシ
のあるものとみてコンパイルする。このようにコンパイ
ルされたメンノ（９Ｆｉ外部大記憶装置７上に格納され
ておシ、中央処理装置が該当する処理を実行するに当っ
ては、メモリ８上にメンバ１０の如く、上記メンノく９
全体をロードして処理を行うようにされる。この場合、
上記モジュールｘ、ｙ、ｚは夫々、例えばリンケージ・
ニジターが用いられて共通ブロック（図示Ｃ）を利用し
て共通データの受渡しを行い得るように、上記メンバ９
をつくられている。
スタティック方式の場合、上述の如くメンバ９が用意さ
れて処理が行われるが、実際の処理に当ってはモジュー
ルＸとモジュールＹとのみが使用されてモジュールＺは
使用されないようなケースも生じる。しかし、当該方式
の場合には、メンバ９（又は１０ ）として１がたまシ
として取扱われることから、上記の如きケースにおいて
はモジュール２に相当する部分がメモリ８の領域を余分
に占有していることとなって好ましくない 第２図は、上記の点を改嵜して処理に必要なモジュール
のみをメモリ８上にロードできるようにした、ダイナミ
ック・リンク方式に対応している。
れて処理が行われるが、実際の処理に当ってはモジュー
ルＸとモジュールＹとのみが使用されてモジュールＺは
使用されないようなケースも生じる。しかし、当該方式
の場合には、メンバ９（又は１０ ）として１がたまシ
として取扱われることから、上記の如きケースにおいて
はモジュール２に相当する部分がメモリ８の領域を余分
に占有していることとなって好ましくない 第２図は、上記の点を改嵜して処理に必要なモジュール
のみをメモリ８上にロードできるようにした、ダイナミ
ック・リンク方式に対応している。
図中の符号１ないし８１１″を第１図に対応し、１１゜
１２．１３１夫々ロードφモジユール・メンバであって
ソース・モジュールと対応共通ブロックとを１つのメン
バとしたもの、１４．１５ｆｌ夫々メモリ８上にロード
されたメンバを表わしている。
１２．１３１夫々ロードφモジユール・メンバであって
ソース・モジュールと対応共通ブロックとを１つのメン
バとしたもの、１４．１５ｆｌ夫々メモリ８上にロード
されたメンバを表わしている。
第２図図示の場合には、図示メンバ、１１，１２゜１３
の如く、夫々ソース・モジュールと対応共通ブロックと
が、１つ１つの独立したメンバとしてコンパイルされて
登録される。そして、中央処理袋Ｗは、詳細は省略する
が動的結合機構２３ Ｋよって、スーパバイザの機能と
して、例えばメンバ１４をメモリ８上にロードしてモジ
ュールＸＫ対応する処理を実行している途中でメンバ１
２を呼び、メモリ８上にメンバ１５としてロードせしめ
てモジュールＹＫ対応する処理を実行できるように構成
されている。
の如く、夫々ソース・モジュールと対応共通ブロックと
が、１つ１つの独立したメンバとしてコンパイルされて
登録される。そして、中央処理袋Ｗは、詳細は省略する
が動的結合機構２３ Ｋよって、スーパバイザの機能と
して、例えばメンバ１４をメモリ８上にロードしてモジ
ュールＸＫ対応する処理を実行している途中でメンバ１
２を呼び、メモリ８上にメンバ１５としてロードせしめ
てモジュールＹＫ対応する処理を実行できるように構成
されている。
このために、外部大記憶装置７上にメンバ１１゜１２
、１３の如く個別に登録しておいた上で処理の都合に応
じて、個々のメンバを自由にメモリ８上にロードするこ
とが可能である。即ち、第１図図示の如く、モジュール
ｘ、ｙ、ｚを予め１かたま力のメンバ９として用意して
おく必要がない。したがって、モジュールＸに対応した
処理が現実に行われている際にモジュール２に対応する
処理が行われないケースにおいては、メンバ１３がメモ
リ８上にロードされることがない。しかし、該方式の場
合には、メン′バ１１ 、１２ 、１３は５互に独立な
ものであシ、例えばモジュールＸが共通データを対応共
通ブロックＣ（Ｘｌ上に誉いておいてモジュールＹが当
該ブロックＣ００の円答全読むというような共通データ
の蛍渡しができない。
、１３の如く個別に登録しておいた上で処理の都合に応
じて、個々のメンバを自由にメモリ８上にロードするこ
とが可能である。即ち、第１図図示の如く、モジュール
ｘ、ｙ、ｚを予め１かたま力のメンバ９として用意して
おく必要がない。したがって、モジュールＸに対応した
処理が現実に行われている際にモジュール２に対応する
処理が行われないケースにおいては、メンバ１３がメモ
リ８上にロードされることがない。しかし、該方式の場
合には、メン′バ１１ 、１２ 、１３は５互に独立な
ものであシ、例えばモジュールＸが共通データを対応共
通ブロックＣ（Ｘｌ上に誉いておいてモジュールＹが当
該ブロックＣ００の円答全読むというような共通データ
の蛍渡しができない。
第３図は本発明の一実施例処理の態様を示している。図
中の符号１ないし８は第１図、第２図に対応し、１６．
１７．１８は夫々ロード・モジュール・メンバであって
ソース・モジュール１，２．３ＶＣ対応するもの、１９
ハ共通ブロック・メンバーであって最も大きい大きさを
もつ対応共通ブロック５に対応する大きさをもつもの、
２０ 、２１ 、２２はメモリ８土にロードされた
メンバ、２３は動的結合機構を表わしている。
中の符号１ないし８は第１図、第２図に対応し、１６．
１７．１８は夫々ロード・モジュール・メンバであって
ソース・モジュール１，２．３ＶＣ対応するもの、１９
ハ共通ブロック・メンバーであって最も大きい大きさを
もつ対応共通ブロック５に対応する大きさをもつもの、
２０ 、２１ 、２２はメモリ８土にロードされた
メンバ、２３は動的結合機構を表わしている。
第３図図示の場合においても、第２図図示の場合と同様
に動的結合機構２３によって、中央処理装置は、スーパ
バイザの機能として、例えばメンバ２０をメモリ８上に
ロードしてモジュールＸＫ対応する処理を実行している
途中でメンバ１７や１９を呼んでメモリ８上にロードせ
しめ得るように構成されていることは言うまでもない。
に動的結合機構２３によって、中央処理装置は、スーパ
バイザの機能として、例えばメンバ２０をメモリ８上に
ロードしてモジュールＸＫ対応する処理を実行している
途中でメンバ１７や１９を呼んでメモリ８上にロードせ
しめ得るように構成されていることは言うまでもない。
第３図図示の場合には、各ソース・モジュール１ 、２
、３に対応して夫々独立にメンバ１６ 、１７ 。
、３に対応して夫々独立にメンバ１６ 、１７ 。
１８カコンパイルされている。そして、図示対応共通ブ
ロック４，５．６のうちの最も大きいものに対応する大
きさをもつ共通ブロック・メンバ１９が用意される。言
うまでもなく、各メイバ１６ 、１７ 。
ロック４，５．６のうちの最も大きいものに対応する大
きさをもつ共通ブロック・メンバ１９が用意される。言
うまでもなく、各メイバ１６ 、１７ 。
１８においては、共通ブロック・メンバ１９を共通領域
として取扱うようにコンパイルされている。
として取扱うようにコンパイルされている。
このため、第３図図示の場合、中央処理装置が例えばメ
ンバ１６をメモリ８上にメンバ２０としてロードした上
でモジュールＸに対応する処理を行っている途中で、メ
ンバ１９をメモリ８上にメンバ２２としてロードし、共
通データを書込んでおき、メンバ１７ｆメモリ’ＩｇＪ
：ｖｃメンバ２１としてロードセシメてモジュール２１
Ｋよって上記メンバ２２上の共通データを読取らせる
などの処理を行うことが可能となる。即ち、第１図図示
の場合の如く各モジュールＸ、Ｙ、Ｚが共通データの受
渡しを行うことができると共に、第２図図示の場合の如
くモジュールＺに対応する処Ｍが行われない場合にはメ
ンバ１８１”を外部大記憶装置７土に存在するだけであ
ってメモリ８の領域を有効に利用するメリットを享受で
きる。
ンバ１６をメモリ８上にメンバ２０としてロードした上
でモジュールＸに対応する処理を行っている途中で、メ
ンバ１９をメモリ８上にメンバ２２としてロードし、共
通データを書込んでおき、メンバ１７ｆメモリ’ＩｇＪ
：ｖｃメンバ２１としてロードセシメてモジュール２１
Ｋよって上記メンバ２２上の共通データを読取らせる
などの処理を行うことが可能となる。即ち、第１図図示
の場合の如く各モジュールＸ、Ｙ、Ｚが共通データの受
渡しを行うことができると共に、第２図図示の場合の如
くモジュールＺに対応する処Ｍが行われない場合にはメ
ンバ１８１”を外部大記憶装置７土に存在するだけであ
ってメモリ８の領域を有効に利用するメリットを享受で
きる。
（Ｅｌ 発明の詳細
な説明した如く、本発明によれば、従来のスタティック
方式の利点と従来のダイナミック・リンク方式の利点と
をあわせ享受することが可能となる。
方式の利点と従来のダイナミック・リンク方式の利点と
をあわせ享受することが可能となる。
第１図は従来のスタティック方式が採用されている場合
の処理態様、第２図は従来のダイナミック・リンク方式
が採用されている場合の処理の態様、第３図は本発明の
一実施例処理の態様を示す。 図中、１，２．３は夫々ソース・モジュール、４．５．
６は夫々対応共通ブロック、７は外部大記憶装置、８は
中央処理装置などの処理ユニットを代表する仮想メモリ
、９ないし２２け夫々メンバを表わしている。
の処理態様、第２図は従来のダイナミック・リンク方式
が採用されている場合の処理の態様、第３図は本発明の
一実施例処理の態様を示す。 図中、１，２．３は夫々ソース・モジュール、４．５．
６は夫々対応共通ブロック、７は外部大記憶装置、８は
中央処理装置などの処理ユニットを代表する仮想メモリ
、９ないし２２け夫々メンバを表わしている。
Claims (1)
- 夫々の共通ブロックが対応づけられている複数のソース
・モジュールであって当該１つのモジュールが処理実行
中に他のモジュールを呼ぶことによって全体の処理が実
行される可能性をもつ複数のモジュールをロード・モジ
ュール・メンハトシて外部大記憶装置上に格納しておく
と共に、中央処理装置が上記外部大記憶装置から処理に
必要なロード・モジュール・メンバ全メモＩＪ 上にロ
ードして処理を行うデータ処理システムにおいて、上記
外部大記憶装置上に、上記夫々のロード・モジュール・
メンバを個別に格納すると共に、上記各ソース、モジュ
ールに対応した共通ブロックのうち最大のものを１つの
共通ブロック・メンバとして格納するよう構成し、上記
中央処理液＃は、処理実行に肖って、当面処理に必要な
上記側々のロード・モジュール・メンバと上記共通ブロ
ック・メンバとを個別に外部大記憶装置から上記メモリ
上にロードし、処理を実行するようにしたことを特徴と
する動的結合モジュール実行処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11330682A JPS593636A (ja) | 1982-06-30 | 1982-06-30 | 動的結合モジユ−ル実行処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11330682A JPS593636A (ja) | 1982-06-30 | 1982-06-30 | 動的結合モジユ−ル実行処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS593636A true JPS593636A (ja) | 1984-01-10 |
| JPS6232497B2 JPS6232497B2 (ja) | 1987-07-15 |
Family
ID=14608885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11330682A Granted JPS593636A (ja) | 1982-06-30 | 1982-06-30 | 動的結合モジユ−ル実行処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241031A (ja) * | 1986-04-11 | 1987-10-21 | Nec Corp | プログラムの動的リンク制御装置 |
| WO2011048731A1 (ja) * | 2009-10-21 | 2011-04-28 | 日本電気株式会社 | 計算機システム及びそれに用いるリンク方法並びにそのプログラムが格納された非一時的なコンピュータ可読媒体 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02213988A (ja) * | 1989-02-15 | 1990-08-27 | Matsushita Electric Ind Co Ltd | 無線式バーコードリーダおよびバーコード受信端末機 |
| JPH0568193U (ja) * | 1992-02-19 | 1993-09-10 | 株式会社オーディオテクニカ | ワイヤレスマイクロホン |
-
1982
- 1982-06-30 JP JP11330682A patent/JPS593636A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62241031A (ja) * | 1986-04-11 | 1987-10-21 | Nec Corp | プログラムの動的リンク制御装置 |
| WO2011048731A1 (ja) * | 2009-10-21 | 2011-04-28 | 日本電気株式会社 | 計算機システム及びそれに用いるリンク方法並びにそのプログラムが格納された非一時的なコンピュータ可読媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6232497B2 (ja) | 1987-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS593636A (ja) | 動的結合モジユ−ル実行処理方式 | |
| JPS62151940A (ja) | レジスタ退避／復帰方式 | |
| JPH0619717A (ja) | 情報処理装置 | |
| JP3087477B2 (ja) | コンピュータシステム | |
| JPS59188749A (ja) | デ−タ転送制御方式 | |
| JP2790472B2 (ja) | 多重会話処理制御方式 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JPH0397035A (ja) | 記憶手段構成方式 | |
| JPH02232727A (ja) | 情報処理装置 | |
| JPH0656611B2 (ja) | ベクトル処理装置 | |
| JPH0221610B2 (ja) | ||
| JPH04181321A (ja) | マイクロプログラムロード方式 | |
| JPH0635879A (ja) | プログラム・ローディング方式 | |
| JPS62226368A (ja) | 補助プロセサへのプログラムロ−ド方式 | |
| JPH01197867A (ja) | マルチプロセッサシステム | |
| JPH03127171A (ja) | ベクトル処理装置 | |
| JPS61224041A (ja) | デ−タ処理装置 | |
| JPH0341849B2 (ja) | ||
| JPS6252665A (ja) | マルチプロセツサシステム | |
| JPS58215779A (ja) | デ−タ処理装置 | |
| JPS62281040A (ja) | ペ−ジ管理方式 | |
| JPH0341518A (ja) | プログラムの呼出し方式 | |
| JPH0573305A (ja) | 情報処理装置 | |
| JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
| JPS63245531A (ja) | マイクロ診断方式 |