JPS5936399A - Ｉｃメモリのソリツドエラ−検出装置 - Google Patents
Ｉｃメモリのソリツドエラ−検出装置Info
- Publication number
- JPS5936399A JPS5936399A JP58067472A JP6747283A JPS5936399A JP S5936399 A JPS5936399 A JP S5936399A JP 58067472 A JP58067472 A JP 58067472A JP 6747283 A JP6747283 A JP 6747283A JP S5936399 A JPS5936399 A JP S5936399A
- Authority
- JP
- Japan
- Prior art keywords
- error
- memory
- bit error
- solid
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
最近の半導体技術の進歩はめさましいものがあり、特に
ＩＣメモリについては、アクセスタイムの高速化と供に
大容量化、低コスト化が特に進んでいる。このような技
術背景のもとて計算機の主メモリは今やコアメモリから
ダイナミックＩＣメモリに主流が移りつつある。しかし
そうｔまいってもＩＣメモリの信頼性は°コアメモリは
どのものではなく、それを様器側から救う方法としてエ
ラー創正符号による１ビット誤りｄ」正（以） Ｅ←Ｃ
）を行うのが一般的である。しかしこれには２つの問題
点かのこつでいる。第１ｖ７Ｃ叡にＩＣのナツプがこわ
れていて１ビツトデータ誤りになっでいるときも読み出
しチータラ１正しエラーとして処理製餡、には報告しな
い。これはそのためにＦ ＣＣを採用するのであるから
当然であるが、チップがこわれているのを放置させる結
果となる。従来ではこれに対しで１ビット誤りが光生じ
データを削王した場合、プリン］・根土で発光タイ］−
ドを点り、■したり割込を入れてメツセージをタイプア
ウトしてオペレータに保守をうながすという方法がとら
れてきた。第２の問題としてＩＣメモリの故障モードに
はチップの破壊による永久的な故障（これをソリッドエ
ラーということにする）と、ノイズ、パンケージ材から
のα線によるビット誤り等による一過性の故障（これを
インターミテントエラーということにする）がある。％
にα、腺によるデータ誤りは、ダイナミックメモリの存
１社が大きくなればなるほど、すなわち１ピントの情報
を貯えるセルの寸法が小さくなればなるほど問題となっ
てくる。これについてｔまα線をあ捷り出さない拐料を
使用する等半導体メーカーの努力がつづけられているが
誤り率を無視しうるほど小さくするのは困難であるとさ
れている。このようにある稈度はインターミテントエラ
ーがおこりイ４）るとすると、Ｅ ＣＵの１＠まで、処
理装置側にエラーを報告することｉｌ′Ｊ冗全例防ける
が、前述したエラーランプがその度毎に点刻したり、エ
ラーメツセージがそのＪｉ￥−ｆｇに出てしまう。本来
インターミテントエラーならば保・ｒの対嫁にしなくて
もよいと考えられるが、本当にＩＣチップがこわれてい
るのと区別できないので保守の対家とせざるをｒ４Ｊな
くなる。仮にそれがインターミテントエラーであるとプ
リント板金交換して機器メーカーにもち帰っても当然エ
ラーは再現しないわけで、原因不明のエラープリント板
の山を機器メーカーに作ってしまう。
ＩＣメモリについては、アクセスタイムの高速化と供に
大容量化、低コスト化が特に進んでいる。このような技
術背景のもとて計算機の主メモリは今やコアメモリから
ダイナミックＩＣメモリに主流が移りつつある。しかし
そうｔまいってもＩＣメモリの信頼性は°コアメモリは
どのものではなく、それを様器側から救う方法としてエ
ラー創正符号による１ビット誤りｄ」正（以） Ｅ←Ｃ
）を行うのが一般的である。しかしこれには２つの問題
点かのこつでいる。第１ｖ７Ｃ叡にＩＣのナツプがこわ
れていて１ビツトデータ誤りになっでいるときも読み出
しチータラ１正しエラーとして処理製餡、には報告しな
い。これはそのためにＦ ＣＣを採用するのであるから
当然であるが、チップがこわれているのを放置させる結
果となる。従来ではこれに対しで１ビット誤りが光生じ
データを削王した場合、プリン］・根土で発光タイ］−
ドを点り、■したり割込を入れてメツセージをタイプア
ウトしてオペレータに保守をうながすという方法がとら
れてきた。第２の問題としてＩＣメモリの故障モードに
はチップの破壊による永久的な故障（これをソリッドエ
ラーということにする）と、ノイズ、パンケージ材から
のα線によるビット誤り等による一過性の故障（これを
インターミテントエラーということにする）がある。％
にα、腺によるデータ誤りは、ダイナミックメモリの存
１社が大きくなればなるほど、すなわち１ピントの情報
を貯えるセルの寸法が小さくなればなるほど問題となっ
てくる。これについてｔまα線をあ捷り出さない拐料を
使用する等半導体メーカーの努力がつづけられているが
誤り率を無視しうるほど小さくするのは困難であるとさ
れている。このようにある稈度はインターミテントエラ
ーがおこりイ４）るとすると、Ｅ ＣＵの１＠まで、処
理装置側にエラーを報告することｉｌ′Ｊ冗全例防ける
が、前述したエラーランプがその度毎に点刻したり、エ
ラーメツセージがそのＪｉ￥−ｆｇに出てしまう。本来
インターミテントエラーならば保・ｒの対嫁にしなくて
もよいと考えられるが、本当にＩＣチップがこわれてい
るのと区別できないので保守の対家とせざるをｒ４Ｊな
くなる。仮にそれがインターミテントエラーであるとプ
リント板金交換して機器メーカーにもち帰っても当然エ
ラーは再現しないわけで、原因不明のエラープリント板
の山を機器メーカーに作ってしまう。
本発明はこうした問題点を解決するものである。
すなわち
ｆｌｌＩｃチップの破壊等による１ピツトＭ４りのソリ
ッドエラーはオペレータに報告し閉守幻象とする。
ッドエラーはオペレータに報告し閉守幻象とする。
（２） α線等による１ピツトのインターミテントエ
ラーはオペレータにもプログラムにも報′吉せずメモリ
の状態を正しい状、帖に修復するたけとする。
ラーはオペレータにもプログラムにも報′吉せずメモリ
の状態を正しい状、帖に修復するたけとする。
方法を提供するものである。
本発明は上述したソリッドエラーとインターミテントエ
ラーを区別するだめに、エラーチェックタイミングにて
読み出したデータに１ビツト’ｆＡりがあるときは、読
出しデータを同一アドレスにＩ与書込し、メモリの内容
ヲｄ」正した上で、該アドレスを再度読み出し、このと
きにも１ビット誤りが再発するときには、ソリッドエラ
ーとみなすというものである。
ラーを区別するだめに、エラーチェックタイミングにて
読み出したデータに１ビツト’ｆＡりがあるときは、読
出しデータを同一アドレスにＩ与書込し、メモリの内容
ヲｄ」正した上で、該アドレスを再度読み出し、このと
きにも１ビット誤りが再発するときには、ソリッドエラ
ーとみなすというものである。
図は本発明のブロック図である。２ｔ ｔ′ｉ、４４＞
の論理演算部９がメモ！ｊ［遊込ヲｒ斤うときは、メモ
リアドレス１４、バンファレジスタ７を確定させた上で
メモリの起動信号１１を発する。通常メモリ制御装置〆
（８はそれをうけメモリ装置６゛１へ起動信号１７を出
す。メモリのタイミング制御装置ｆｆ６はメモリの各部
を制側１し、パンファレジスタ７に良込まれたデータを
ＥＣＣ符号化回路４存４通し、てＩＣメモリ３に尋込む
。次に読出しシについてｔ、［、メモリアドレス１４を
確定させてからメモリ起動伯す１ｔ全発する。メモリ制
御装置８は書込の場合と同様メモリ装置−１へ読出し指
令奮発する。メモリ装置１ｔユ、ＩＣメモリ３の該当ア
ドレスよシぞの内容を１げ／＋読み出しＦ ＣＣチェッ
ク回路５を）出しエラー訂正を行ってからバンファレジ
スタ７へ送る。ここで２ビット誤りが発見された場合、
２ビット誤シ信号１２がオンし、メモリの読出しデータ
が異Ｊということで一般的には嫁御装置Ｎ ２はエラー
割込を起す。一方ＥＣＵのチェック回路５で１ピット誤
りが検出された場合はエラーランプが１−ＩＪ能なので
２ビット誤り信号１２をオンしニジ−にすることはない
。本発明でｔよこのノ劫汗■ビット市１リイー号１３を
メンする。この信′＋ｊを受りるとメモリ制御装蘭８は
、バンファレジスタ７にあるエラー訂正済の読み出しブ
ータをメモリ艮１ρ１゛１の同一アドレスに再・−ト込
する。このときｆ＋ｉＪ回の１ピント誤りがα線のため
であるようなインター ミテントエラーであるときｄｌ
メモリセルの１！１て〕たＩｒ’ｉ報は正しく＠１白
、される。しかしこれが−ピノｌ（破壊のためであるよ
うな固定的なものであ′ｔ’ｌ ｉＪ止しい払！〆１と
ならないことになる。このようにＩＣノモリ：３ｉ／こ
角賓らみを行つｆｃ蚊、メモ１月１ｔ！Ｉ呻艮置８はｐ
４ひ同一アドレスよりデータを、洸み出し、１ピツ）？
ＡリイＢ号１３をチェックする。ここで＃（に弓か劃）
であれはメモリの大寒は］［シく−かえられ、目ＩＪ同
のエラーはインターミテントエラーでありたことＶこな
る。一方そのＩＩ百１１亥伯シづ−がオン、すｌわら１
ヒ゛ノドエラーがｌ′１１発したときｔま、それがソリ
ッドエラー（固定的エラー）としてメモＪ １ｌｉｌＪ
仰装自８＆ｕ工ラーＩ４） ４ｈ （ＬＴ号１１を発し
、外部に＾、報を・出す。
の論理演算部９がメモ！ｊ［遊込ヲｒ斤うときは、メモ
リアドレス１４、バンファレジスタ７を確定させた上で
メモリの起動信号１１を発する。通常メモリ制御装置〆
（８はそれをうけメモリ装置６゛１へ起動信号１７を出
す。メモリのタイミング制御装置ｆｆ６はメモリの各部
を制側１し、パンファレジスタ７に良込まれたデータを
ＥＣＣ符号化回路４存４通し、てＩＣメモリ３に尋込む
。次に読出しシについてｔ、［、メモリアドレス１４を
確定させてからメモリ起動伯す１ｔ全発する。メモリ制
御装置８は書込の場合と同様メモリ装置−１へ読出し指
令奮発する。メモリ装置１ｔユ、ＩＣメモリ３の該当ア
ドレスよシぞの内容を１げ／＋読み出しＦ ＣＣチェッ
ク回路５を）出しエラー訂正を行ってからバンファレジ
スタ７へ送る。ここで２ビット誤りが発見された場合、
２ビット誤シ信号１２がオンし、メモリの読出しデータ
が異Ｊということで一般的には嫁御装置Ｎ ２はエラー
割込を起す。一方ＥＣＵのチェック回路５で１ピット誤
りが検出された場合はエラーランプが１−ＩＪ能なので
２ビット誤り信号１２をオンしニジ−にすることはない
。本発明でｔよこのノ劫汗■ビット市１リイー号１３を
メンする。この信′＋ｊを受りるとメモリ制御装蘭８は
、バンファレジスタ７にあるエラー訂正済の読み出しブ
ータをメモリ艮１ρ１゛１の同一アドレスに再・−ト込
する。このときｆ＋ｉＪ回の１ピント誤りがα線のため
であるようなインター ミテントエラーであるときｄｌ
メモリセルの１！１て〕たＩｒ’ｉ報は正しく＠１白
、される。しかしこれが−ピノｌ（破壊のためであるよ
うな固定的なものであ′ｔ’ｌ ｉＪ止しい払！〆１と
ならないことになる。このようにＩＣノモリ：３ｉ／こ
角賓らみを行つｆｃ蚊、メモ１月１ｔ！Ｉ呻艮置８はｐ
４ひ同一アドレスよりデータを、洸み出し、１ピツ）？
ＡリイＢ号１３をチェックする。ここで＃（に弓か劃）
であれはメモリの大寒は］［シく−かえられ、目ＩＪ同
のエラーはインターミテントエラーでありたことＶこな
る。一方そのＩＩ百１１亥伯シづ−がオン、すｌわら１
ヒ゛ノドエラーがｌ′１１発したときｔま、それがソリ
ッドエラー（固定的エラー）としてメモＪ １ｌｉｌＪ
仰装自８＆ｕ工ラーＩ４） ４ｈ （ＬＴ号１１を発し
、外部に＾、報を・出す。
本発明はこのようにしてＩＣメモリのインターミテント
エラー とソリッドｊニラ−（内矩的エラーンケリｊ分
りる。イル来、■ビット誤りが起こったときインターζ
デ／トエラーかソリッドエラーがか区別で埒ぬだめ最悪
ヶ考えてメモリを交換しでいだが、本発明によりそハら
を切分り、父俣の十炭会を人ｒＤに？腋らずこと妙：で
きるようになつ〕こ。
エラー とソリッドｊニラ−（内矩的エラーンケリｊ分
りる。イル来、■ビット誤りが起こったときインターζ
デ／トエラーかソリッドエラーがか区別で埒ぬだめ最悪
ヶ考えてメモリを交換しでいだが、本発明によりそハら
を切分り、父俣の十炭会を人ｒＤに？腋らずこと妙：で
きるようになつ〕こ。
図ｔよ本発明の具体１ノ１」のブロック図ｔ Ｑ）る。
Claims (1)
- １、、ＦＣＣ（エラー訂正符号）をもつＩＣメモリのソ
リッドエラー検出装４．において、ＥＣＣのチェンク回
路よシ出力されメモリ読出のときに１ビット誤りを検出
したことを報告する信号線と、メモリから読み出されエ
ラー訂正を経たデータを保持するレジスタと、該信号線
をチェックし１ピツＩりが起ったとき同一アドレスに該
レジスタの内容を古語込みし更に同一アドレスを再読み
出しして該信号線を再チェックし１ビット誤りが再発し
ているか否かを判定するメモリ制御装置と、１ピント誤
りが再発した場合外部に峙報を出す手段をもつことを特
徴とするＩＣメモリのソリッドエラー検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58067472A JPS5936399A (ja) | 1983-04-15 | 1983-04-15 | Ｉｃメモリのソリツドエラ−検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58067472A JPS5936399A (ja) | 1983-04-15 | 1983-04-15 | Ｉｃメモリのソリツドエラ−検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936399A true JPS5936399A (ja) | 1984-02-28 |
Family
ID=13345932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58067472A Pending JPS5936399A (ja) | 1983-04-15 | 1983-04-15 | Ｉｃメモリのソリツドエラ−検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936399A (ja) |
-
1983
- 1983-04-15 JP JP58067472A patent/JPS5936399A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6061837A (ja) | エラ−訂正装置 | |
| US4926426A (en) | Error correction check during write cycles | |
| JP2009181425A (ja) | メモリモジュール | |
| JP4050091B2 (ja) | 半導体メモリ装置 | |
| JP2008176828A (ja) | エラー検出訂正回路のテスト回路およびテスト方法 | |
| JPS62299000A (ja) | 半導体メモリ | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JP2910692B2 (ja) | ランダムアクセスメモリの試験の方法 | |
| KR910005974B1 (ko) | 에러 정정수단을 가진 불휘발성 반도체 메모리 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH06110721A (ja) | メモリ制御装置 | |
| JPH04115339A (ja) | メモリエラー処理システム | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPH0327433A (ja) | 電子ディスク装置 | |
| JPH11167497A (ja) | メモリ再書き込み動作誤り検出装置及び方法 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPS6155131B2 (ja) | ||
| JPH07262794A (ja) | 記憶装置 | |
| JPH05173899A (ja) | 情報処理装置 | |
| JPH0216658A (ja) | 記憶装置 | |
| JPH0822420A (ja) | エラー自動修正機能付き記憶装置 | |
| JPS59217298A (ja) | メモリエラ−救済方式 | |
| JPH0217553A (ja) | Ｒａｓ回路付記憶装置 | |
| JPS62221756A (ja) | 記憶装置 |