JPS5942971B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 この発明は、半導体装置の製造方法に関し、特に、高精
度のマスク合せが必要とされる小形の半導体装置の製造
方法に関するものである。

選択拡散又は選択イオン打込みによつて製造される半導
体装置には多くのものがあり、従来の選択拡散又は選択
イオン打込みは半導体表面上にホトレジストを塗布し窓
穴部をはく離した後、エツチング液によつてこの窓穴部
に露出している半導体酸化膜を取り除いてマスクを形成
し、その窓穴部に不純物を拡散し又はイオン打込みして
所望の導電形の半導体領域を形成している。

しかしながら、１つの半導体単位素子を形成する場合に
おいてこのようなマスク形成作業は何度も必要である。
たとえば、パイポーラＩＣの製造においては、埋込層拡
散、絶縁分離拡散、コレクタ接触補償拡散ベース拡散（
抵抗拡散）、エミツタ拡散（接続点）、酸化膜穴あけ（
電極用）および配線パターンなどにおいてそれぞれ１個
のマスクが必要であり合計７回のマスク形成がおこなわ
れる。また、ＭＯＳ−Ｃおよびプレーナ形トランジスタ
においてはそれぞれ少なくとも４回のマスク形成が必要
である。これを更にＭＯＳトランジスタの製造方法につ
いて詳細に説明すると次の通りである。すなわち、第１
図に示すように、Ｐ形Ｓｉ単結晶基板１上に単位素子間
の電気的分離のために厚いＳｉＯ２膜２を通常の熱酸化
の方法により形成し、これをエツチングとしてソース、
ゲートおよびドレインと区別すべき素子面のＳｉＯ癩２
を除去した後、ゲート絶縁酸化膜３を熱酸化などの方法
により形成し、全面に気相成長法により多結晶Ｓｉを形
成する。

さらに、この上に感光剤を塗布してこれに光、電子ビー
ム、Ｘ線などの放射線を部分的に照射して露光し、エツ
チングにより第２図に示すようにゲート４の部分のみ多
結晶Ｓｉを残して、それをマスクとして拡散法又はイオ
ン打込み法でＮ形不純物を導入してソース領域５および
ドレイン領域６を形成する。次に、気相成長法などによ
り全面にＳｉＯ２膜７を形成後、ソース、ドレインおよ
びゲートの各領域にコンタクトホールをリソグラフイ技
術を用いてあけ、全面に電極材料、配線材料となる金属
８を蒸着して、さらにリソグラフイ技術を用いて所望の
電極パターンを得る。

このようなＭＯＳトランジスタの製造方法は、一般に自
己整合形シリコンゲートＭＯＳトランジスタに関するも
のであり、ゲートとソース、ドレイン領域が自己整合と
なることから比較的に面積の小さいトランジスタの製造
に広く用いられている。

その他のＭＯＳトランジスタの場合もほぼ同様な製造方
法が用いられる。前記した製造方法の場合、マスク合せ
の回数は、分離用のＳｉＯ２膜２形成のためのマスク、
ゲート４形成のためのマスク、ソース、ドレインおよび
ゲートのコンタクトホール形成のためのマスク、電極、
配線のためのマスクならびにその他エンハスメント形、
デイプレツシヨン形とするためのマスクや金属膜形成後
に表面保護のための酸化膜を部分的に除去するために必
要なマスクなど、５，６回のマスク形成作業あるいは電
子ビーム露光の場合で５，６回の重ね合せ露光が必要で
ある。

このようにマスク形成作業が多いと、作業が複雑で生産
性が低いばかりでなく、特にマスク間の精度誤差、重ね
合せの精度誤差などの累積によりパターン設計上の余裕
度（マージン）を大きくしなければならず、半導体装置
の不要な面積拡大をもたらす。また、マスクに代えてリ
ソグラフイ技術を電子ビームでおこなう方法によつても
、数回の直接露光が必要であり、これにおいても前記と
同様な問題があり電子ビーム露光装置の精度、安定性な
どの面から実用上きわめて問題が多い。

この発明は、前記したマスク形成作業あるいは前記した
リソグラフイ技術による選択的パターン形成作業を低減
するばかりでなく、特に半導体装置構成各部の整合精度
を高くすることを目的とするものである。

上記目的を達成するためにこの発明においては、マスク
パターンに対応した不純物導入が必要な半導体面に少な
くとも１対のレジストを形成して遮蔽物とし、これを不
純物拡散又はイオン打込みなどの不純物注入およびイオ
ンエツチングのパターンとして用いる。

この不純物注入パターンは、たとえば不純物イオン打込
法を用いる場合において遮蔽物の配置形状ならびに不純
物イオンのレジストに対する投射方向および角度により
定まる。つまり、半導体面の遮蔽物による影の部分は不
純物イオン注入がおこなわれない。また、エツチングの
パターンもたとえばイオンエツチング法を用いる場合に
おいて、遮蔽物の配置形状ならびにエツチングイオンの
レジストに対する投射方向および角度により定まる。し
たがつて、この発明においては、不純物イオン注入なら
びにエツチングにおいて、遮蔽物の配置、形状はもとよ
りたとえば不純物イオンならびにエツチングイオンの投
射方向および角度をそれぞれ制御することにより、イオ
ン注入領域のパターンならびにエツチングのパターンを
定まる。このようにすることにより、所望の配置、形状
を有する遮蔽物を形成する一回のマスク作業により、不
純物イオン注入およびエツチングにおいて必要な共通の
パターンが得られ、また、電極材蒸着後遮蔽物を除去す
ることにより電極パターンが得られ、実質上マスク作業
を低減することにより、半導体装置内各部の整合関係が
精密となる。

以下、ＭＯＳトランジスタの製造にこの発明を適用した
場合の製造方法を詳細に説明する。なお、遮蔽物として
レジストを用いた。まず、第３図に示すように、Ｐ形Ｓ
ｉ単結晶基板１上に単位素子間の電気的分離のために厚
いＳｉＯ，膜２を形成し、これの所要部をエツチングし
た後、全面にゲート絶縁酸化膜３を形成する。

ここまでは従来の製造方法と同様である。次に、第３図
のＰ形Ｓｉ単結晶基板１のゲート絶縁酸化膜３上に感光
剤を塗布してのち光露光、電子ビーム露光、Ｘ線露光な
どの方法により第４図に示すようにレジスト９１〜９４
を形成する。

このレジスト９，〜９４は、感光性樹脂、コンタミネー
シヨン膜、Ｓｉなどを前述のように光露光、電子ビーム
露光、Ｘ線ビーム露光したものとしてもよいし、また金
属とすることもできるが、後述のようにこのＭＯＳトラ
ンジスタにおいてはこれらレジスト９１〜９４を除いた
部分に電極金属を形成して後レジスト９１〜９４をすべ
て除去する関係から、ＳｉＯ２あるいはその他の非金属
物質で形成するのがよい。このとき、レジスト９２およ
び９３の高さをｈとし、それらの間隔をＬとする。次に
、Ｎ形不純物をイオン注入法（イオンインプランテーシ
ヨン技術）により平行イオンビームとして左手方向から
斜めにＰ形Ｓｉ単結晶基板１表面に投射する。この投射
角度θｃは、レジスト９２と９３との間の長さＬとの間
がイオン照射されないように、ｈ〉Ｌ．ｔａｎＯｃ なる関係とする。

つまり、θＣ≦Ｔａｎ−１ｈ／Ｌ とする。

これによりソース領域部分５１およびドレイン領部分６
１にＮ形不純物の導入がおこなわれる。第５図にこの状
態の単位素子部分のみの平面図を示す。第４図は第５図
のＡ−Ａ線による断面図である。次いで第６図に示すよ
うに、右手方向から同様にＮ型不純物のイオンを照射し
て、このときのソース領域部分５２およびドレイン領域
部分６２と前回のソース領域部分５およびドレイン領域
部分６１とでそれぞれソース領域およびドレイン領域を
形成する。

このイオン注入のときにもレジスト９２，９３間の長さ
Ｌの部分にはイオンが注入されない。次に、第７図に示
すようにイオンエツチング装置を用いて同様にθｃより
小さな角度でエツチング用の平行イオンビームを右手方
向から斜めに投射して多結晶シリコン層およびＳｉＯ２
層３を除去する。

このとき、レジスト９２および９３の影の部分は残留す
る。そこで第８図に示すように、同様に左手方向からθ
Ｃより小さな角度でエツチングイオンを投射してレジス
ト９２，９３の下およびそれらの間のＳｉＯ，層３を除
く他の面の多結晶シリコン層およびＳｉＯ２層３を除去
する。

これによりソース領域５およびドレイン領域６上にいわ
ゆるコンタクトホールができる。なお、イオンビーム投
射によりレジスト９１〜９４はあるエツチング速度でエ
ツチングされるため、それらの高さｈおよび又は投射角
θＣにはあらかじめそれを考慮しておくか、あるいは投
射角θｃを徐々に小さくして、レジスト９，，９３間の
ＳｉＯ２層３がエツチングされないようにする。次に、
Ｐ形Ｓｉ単結晶基板１の上面全面に電極となる金属、た
とえばアルミニウム、アルミニウム−シリコン合金、ア
ルミニウム一他金属の合金、モリブデン、タングステン
、タンタル、白金、又は金などを蒸着して電極１０１〜
１０３を形成する。

この状態を第９に示す。そこで、レジスト９１〜９４と
Ｐ形Ｓｉ単結晶基板１面との間に高さの差があることを
利用して、レジスト９１〜９４を適当な溶剤で溶かすい
わゆ。

るリフトオフ技術でレジスト９１〜９４を除去すると第
１０図に示すようになる。このようにした後、レジスト
９２および９３でおおわれていた領域に垂直方向からＮ
形不純物イオンを適当な加速電圧で注入する。これによ
りソース領域部分５３およびドレイン領域部分６３が形
成される。以上の製造程によりソース、ゲートおよびド
レインの各領域がそれらの電極を含めて１枚のマスクす
なわちレジストパターンにより形成される。従来におい
ては、この種ＭＯＳトランジスタの製造においてゲート
、コンタクトホールおよび配線の形成においてそれぞれ
１回、合計３回のマスク作業を要したが、この発明を用
いるとそれらが１回に省略されるので、ソース、ゲート
およびドレイン各領域の配置精度が高い。第１１図に、
以上に説明した程で作製した１単位ＭＯＳトランジスタ
の平面図を示す。

なお、一層配線の場合は基本的には前述した工程で終了
するが、多層配線の場合には第１２図に示すように、Ｐ
形Ｓｉ単結晶基板１上面全面に上積みＳｉＯ２層１１を
形成し、通常のリソグラフイ技術によつて所望の位置に
コンタクトホールを設けて、配線材料となる金属を全面
に蒸着してリソグラフイ技術により多層配線１２１，１
２２を形成する。上記に説明した例はＭＯＳトランジス
タの製造方法であるが、この発明はこれに限らず、不純
物の選択的拡散または不純物イオンの選択的注入を必要
とするその他の半導体装置の製造に同様に実施すること
ができる。その一例としてバイポーラトランジスタの場
合を第１３図〜１７図によつて簡単に説明する。まず、
第１３図に示すように、Ｎ形Ｓｉ単結晶基板２１上に単
位素子間の電気的分離のために厚いＳｉＯ２膜２２を形
成し、これの所要部をエツチングした後、拡散又はイオ
ン打込みによつてＰ形領域２３を形成し、さらにこのＰ
形領域２３上にＳＩＯ２膜２４を成長させる。

次に、第１４図に示すように、Ｎ形Ｓｉ単結晶基板２１
上のＳｉＯ２膜２２上に感光剤を塗布したのち光露光、
電子ビーム露光、Ｘ線露光などの方法によりレジスト２
５１と２５２を形成する。

このレジスタ２５１２５２の高さをｈとしこれらの間隔
をＬとする。次いで全面にエミツタ用のＮ＋不純物、例
えばリン、ヒ素、アンチモン等をイオン打込みにより行
う。

次に第１５図に示すようにＰ＋８不純物、例えば濃度の
高いボロンを前記第４図で説明したのと同じ要領で斜め
にイオン打込みを行う。

その後、ＳｉＯ２膜２４を第１６図のように除去し、次
いで第１７図のように全面に前記第９図と同様に電極と
なる金属２６を蒸着した後、リフトオフ法によつてレジ
スト２５１，２５２を除去した後、全面に酸化膜を形成
することにより目的とするバイポーラトランジスタを製
造することができる。

なお、上記実施例においては、不純物注入を不純物イオ
ン斜角打込み法で行い、かつエツチングを斜角イオンエ
ツチング法で行つたが、イオンに代えて光、電子、Ｘ線
等の放射線を用い、半導体基板上にこれらの放射線に感
光するレジスト膜を設け、このレジスト膜に前記放射線
を斜角投射してパターンを形成してマスクとしその後、
拡散法またはイオン打込み法で不純物注入を行つてもよ
い。

またエツチングも同様にレジスト膜を被射線の斜角投射
により行い、これにより得られるパターンをマスクとし
て化学液によるエツチングを行つてもよい。さらに、不
純物注入を不純物イオン斜角打込み法で行い、エツチン
グをレジスト膜を用いた化学液により行つてもよく、あ
るいは不純物注入をレジスト膜を用いた不純物拡散また
はイオン打込みで行い、エツチングを斜角イオンエツチ
ングにより行つてもよい。または、イオン打込みに代え
て有機物のデポジシヨンにより不純物を添加してもよい
。以上詳細に説明したように、この発明は斜め方向から
のイオン注入、イオンエツチングおよびリフトオフ法を
巧みに組合せたので、半導体基板上に遮蔽物を少なくと
も１対形成するだけで、不純物の注入、エツチング等の
工程を実施できるので、例えば、従来ＭＯＳトランジス
タの製造に各々別の３回のマスク形成作業を必要とした
ものが１回ですみ、また、セルフアラインパターンニン
グが可能であるため、重ね合せマスクのマージンを最小
にすることができ、そのため微細構造のＭＯＳトランジ
スタを容易に実現でき、その浮遊容量も減少させること
ができる。

また、不純物の注入およびエツチングにイオンを用いる
ときは全工程をドライプロセスで行うことができる。そ
してＭＯＳトランジスタの場合、ゲート近傍のソース・
ドレイン領域の接合深さの浅いことが短チヤネル効果を
防ぐために必要であるが、この発明によればそれを容易
に実現でき、また、ＭＯなどの微細加工に適合した配線
材料を用いることができるなどの利点がある。かように
この発明は製造プロセスが容易で、大規模に集積化した
場合の歩留の向上が期待できるものである。

【図面の簡単な説明】

第１図は従来のＭＯＳトランジスタの電極配線前の構造
を示す断面図、第２図は従来のＭＯＳトランジスタの電
極配線後の構造を示す断面図、第３図〜第１２図はこの
発明の一実施例を示す工程図でＭＯＳトランジスタの製
造方法を説明するための図であり、第３図、第４図、第
６図〜第１０図および第１２図は断面図、第５図および
第１１図は平面図である。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板に両側の領域とは異なつた中央の領域を
   少なくとも１個有する半導体装置の製造方法において、
   前記半導体基板上に前記中央の領域の幅に相当する間隔
   をおいて所要の高さの１対の遮蔽物を形成する工程と、
   次いで前記遮蔽物で挾まれた領域内には照射されない角
   度で斜めからイオンビームを照射して前記遮蔽物の両側
   の領域に不純物を導入する工程と、その後同じく前記遮
   蔽物を利用して前記両側の領域にイオンエッチングを施
   す工程と、その後全面に電極となる金属を蒸着した後、
   リフトオフ法により前記遮蔽物とその土の蒸着された金
   属を除去する工程と、前記電極をマスクとして前記除去
   した遮蔽物でおおわれていた領域に不純物を注入する工
   程と、を含むことを特徴とする半導体装置の製造方法。 ２ 半導体基板に両側の領域とは異なつた中央の領域を
   少なくとも１個有する半導体装置の製造方法において、
   前記半導体基板上に前記中央の領域の幅に相当する間隔
   をおいて所要の高さの１対の遮蔽物を形成する工程と、
   次いで全面にフォトレジスト膜を形成してから前記遮蔽
   物で挾まれた領域内には照射されない角度で斜めから露
   光せしめてマスクを形成後、拡散により前記両側の領域
   に不純物を導入する工程と、その後同じく前記マスクま
   たは遮蔽物を利用して前記両側の領域にイオンエッチン
   グまたは化学エツチツグを施す工程と、その後全面に電
   極となる金属を蒸着した後、リフトオフ法により前記遮
   蔽物とその上に蒸着された金属を除去する工程と、前記
   電極をマスクとして前記除去した遮蔽物でおおわれてい
   た領域に不純物を注入する工程とを含むことを特徴とす
   る半導体装置の製造方法。 ３ 半導体基板に両側の領域とは異なつた中央の領域を
   少なくとも１個有する半導体装置の製造方法において、
   前記半導体基板上に前記中央の領域の幅に相当する間隔
   をおいて所要の高さの１対の遮蔽物を形成する工程と、
   次いで前記遮蔽物で挾まれた領域内には照射されない角
   度で斜めからイオンビームを照射して前記遮蔽物の両側
   の領域に不純物を導入する工程と、その後全面にフォト
   レジスト膜を形成してから前記遮蔽物で挾まれた領域内
   には照射されない角度で斜めから露光せしめてマスクを
   形成後、このマスクを利用して前記両側の領域に化学エ
   ッチングを施す工程と、その後全面に電極となる金属を
   蒸着した後、リオトオフ法により前記遮蔽物とその上に
   蒸着された金属を除去する工程と、前記電極をマスクと
   して前記除去した遮蔽物でおおわれていた領域に不純物
   を注入する工程と、を含むことを特徴とする半導体装置
   の製造方法。