JPS5946012B2 - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS5946012B2 JPS5946012B2 JP2953577A JP2953577A JPS5946012B2 JP S5946012 B2 JPS5946012 B2 JP S5946012B2 JP 2953577 A JP2953577 A JP 2953577A JP 2953577 A JP2953577 A JP 2953577A JP S5946012 B2 JPS5946012 B2 JP S5946012B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- byte
- word
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】
本発明は、１語ｎバイト（ｎ＝２に、に■正整数）の語
構成をもつワード・アドレス体系の記憶装置と独立のバ
イト・アドレス体系をもつ入出力装置との間のデータ転
送制御方式、特に記憶装置の使用効率を向上させるため
の転送制御に関するものである。
構成をもつワード・アドレス体系の記憶装置と独立のバ
イト・アドレス体系をもつ入出力装置との間のデータ転
送制御方式、特に記憶装置の使用効率を向上させるため
の転送制御に関するものである。
入出力装置側より指定してくるバイト・アドレスをその
まま記憶装置のワード・アドレスとして転送すると、記
憶装置の転送エリアに空白部が生じ、記憶容量の有効利
用が計れない欠点がある。
まま記憶装置のワード・アドレスとして転送すると、記
憶装置の転送エリアに空白部が生じ、記憶容量の有効利
用が計れない欠点がある。
すなわち、従来、バイ ト・アドレスにより１バイ ト
または２バイトのデータ転送を行う入出力装置１０と、
１語２バイト（１６ビット）で構成される記憶装置ＭＭ
との間の転送は、第１図および第２図に示すような形態
で行われている。第１図は入出力装置（以下１０と記す
）が記憶装置（以下ＭＭと記す）に対して１回に１バイ
ト単位で転送する場合を示し、第２図は１０がＭＭに対
して１回に２バイト単位で転送する場合を示している。
または２バイトのデータ転送を行う入出力装置１０と、
１語２バイト（１６ビット）で構成される記憶装置ＭＭ
との間の転送は、第１図および第２図に示すような形態
で行われている。第１図は入出力装置（以下１０と記す
）が記憶装置（以下ＭＭと記す）に対して１回に１バイ
ト単位で転送する場合を示し、第２図は１０がＭＭに対
して１回に２バイト単位で転送する場合を示している。
第１図において（太ａに示すように、１０側のバイト・
アドレスをアドレス線で、またデータをデータ線で転送
することにより、を（））ＭＭ側ではバイト・アドレス
をそのままワード・アドレスとして、データをＭＭに格
納しているため、ＭＭの奇数アドレスに対しては上位バ
イトが、また偶数アドレスに対しては下位バイトが゛０
０゛と空白になり、ＭＭの使用効率が半減している。
アドレスをアドレス線で、またデータをデータ線で転送
することにより、を（））ＭＭ側ではバイト・アドレス
をそのままワード・アドレスとして、データをＭＭに格
納しているため、ＭＭの奇数アドレスに対しては上位バ
イトが、また偶数アドレスに対しては下位バイトが゛０
０゛と空白になり、ＭＭの使用効率が半減している。
ＭＭの使用効率を上げるためには、ＡＢ、ＣＤ、ＥＦ、
・・・のバイト・データをワード・データにプログラム
的に構成し、ＭＭの再度格納する必要がある。次に、第
２図においては、ａに示すように１０側のデータを２バ
イトずつデータ線で送り、また偶数アドレスをバイト・
アドレス線で転送することにより、をのＭＭではバイト
・アドレスをそのままワード・アドレスとしてデータを
ＭＭに格納するため、第１図の場合と同じように、ＭＭ
の使用効率が半減している。本発明の目的は、上記の欠
点を解消するため、ワード・アドレス体系のメモリ・ア
ドレスと異なるバイト・アドレス体系の入出力装置とメ
モリとの間でデータ転送する際、入出力装置のバイト・
アドレスをメモリ・アドレスに変換し、データを編集す
ることにより、メモリの使用効率を向上し、プログラム
によるメモリ内容の再配置を不要にすることにある。
・・・のバイト・データをワード・データにプログラム
的に構成し、ＭＭの再度格納する必要がある。次に、第
２図においては、ａに示すように１０側のデータを２バ
イトずつデータ線で送り、また偶数アドレスをバイト・
アドレス線で転送することにより、をのＭＭではバイト
・アドレスをそのままワード・アドレスとしてデータを
ＭＭに格納するため、第１図の場合と同じように、ＭＭ
の使用効率が半減している。本発明の目的は、上記の欠
点を解消するため、ワード・アドレス体系のメモリ・ア
ドレスと異なるバイト・アドレス体系の入出力装置とメ
モリとの間でデータ転送する際、入出力装置のバイト・
アドレスをメモリ・アドレスに変換し、データを編集す
ることにより、メモリの使用効率を向上し、プログラム
によるメモリ内容の再配置を不要にすることにある。
上記の目的は、ワード・アドレス体系のメモリ・アドレ
スとは独立のバイト・アドレス体系を有する入出力装置
と１ワードｎバイトで構成される記憶装置との間のデー
タ転送において、該入出力装置と記憶装置の間にデータ
転送制御装置を設け、該データ転送制御装置により入出
力装置側のバイト・アドレスを記憶装置のワード・アド
レスに変換することによつて達成される。
スとは独立のバイト・アドレス体系を有する入出力装置
と１ワードｎバイトで構成される記憶装置との間のデー
タ転送において、該入出力装置と記憶装置の間にデータ
転送制御装置を設け、該データ転送制御装置により入出
力装置側のバイト・アドレスを記憶装置のワード・アド
レスに変換することによつて達成される。
以下、本発明の実施例を図面により説明する。
第３図は、データ転送制御が行われるシステムのプロツ
ク図である。１０とＭＭの間には、メモリ制御装置ＭＣ
Ｕおよびデータ転送制御装置ＤＴＧＵが接続され、これ
らの装置は中央処理装置ＣＰＵにより転送起動がかけら
れる。
ク図である。１０とＭＭの間には、メモリ制御装置ＭＣ
Ｕおよびデータ転送制御装置ＤＴＧＵが接続され、これ
らの装置は中央処理装置ＣＰＵにより転送起動がかけら
れる。
データ転送制御装置ＤＴＣＵからＡ，Ｂ，Ｃ，Ｄ，の種
類を有するバスが延長さへこのバスに磁気テープ装置Ｍ
Ｔ、プリンタ装置ＰＴＲ等の１０が接続される。バスＡ
は、１６ビツト分（２バイト）転送用のデータ線、バス
ＢはバスＡを１バイトまたは２バイト（１語）で使用す
ることを指定する制御線、バスＣはデータ線Ａのデータ
を格納する。バイト・アドレスを指定するアドレス線、
バスＤはデータの転送方向を示すデータ方向指定線であ
る。データ転遜推ｕ御装置ＤＴＣＵは、１０が１回に１
バイト単位でデータをＭＭに転送する際Ｃ丸バイト・ア
ドレスの値を１／２に変換し、かつ２バイトのデータを
ＭＭの１語に編集する機能を有し、一方１０が１回に２
バイト単位でデータをＭＭに転送する際は、バイト・ア
ドレスの値を１／２に変換して、ＭＭに格納する機能を
有する。
類を有するバスが延長さへこのバスに磁気テープ装置Ｍ
Ｔ、プリンタ装置ＰＴＲ等の１０が接続される。バスＡ
は、１６ビツト分（２バイト）転送用のデータ線、バス
ＢはバスＡを１バイトまたは２バイト（１語）で使用す
ることを指定する制御線、バスＣはデータ線Ａのデータ
を格納する。バイト・アドレスを指定するアドレス線、
バスＤはデータの転送方向を示すデータ方向指定線であ
る。データ転遜推ｕ御装置ＤＴＣＵは、１０が１回に１
バイト単位でデータをＭＭに転送する際Ｃ丸バイト・ア
ドレスの値を１／２に変換し、かつ２バイトのデータを
ＭＭの１語に編集する機能を有し、一方１０が１回に２
バイト単位でデータをＭＭに転送する際は、バイト・ア
ドレスの値を１／２に変換して、ＭＭに格納する機能を
有する。
第４図は、データ転送制御装置のプロツク図、第５図、
第６図は第４図におけるシフト・レジスタの動作説明図
、第７図はデータ転送および格納状態説明図である。
第６図は第４図におけるシフト・レジスタの動作説明図
、第７図はデータ転送および格納状態説明図である。
先ず、Ｏから１回に、１バイト単位でデータをＭＭに転
送する場合、第４図の０の１０００番地のアドレスＡＤ
がバイト・アドレス線Ｃを介して送られ、バイト・ワー
ド指定線Ｂにはバイト指定が、方向指定線｝には１０か
らＭＭに向う方向がそれぞれ指定される。
送する場合、第４図の０の１０００番地のアドレスＡＤ
がバイト・アドレス線Ｃを介して送られ、バイト・ワー
ド指定線Ｂにはバイト指定が、方向指定線｝には１０か
らＭＭに向う方向がそれぞれ指定される。
８ビツト・データ０Ａ゛がデータ線Ａを介して転送され
る。
る。
バイト・アドレス線Ｃのアドレスは、１６ビツトを４ビ
ツトずつの２進化１６進法で表わされるので、１０００
番地は第５図ａに示すような符号になる。
ツトずつの２進化１６進法で表わされるので、１０００
番地は第５図ａに示すような符号になる。
アドレス線Ｃ上の１０００番地は、制御装置ＤＴＣＵの
シフトレジスタＳＲで第６図Ａ，ｂに示すように１ビツ
ト右方向にシフトされ、第５図ｂに示すように８００番
地に変換されてメモリ・アドレス・レジスタＭＡＲにセ
ツトされる。第４図においてＭＭは記憶装置を示すもの
で、その内容はＯからのデータ転送後のものである。な
お、ＭＭは上記記憶装置ＭＭの上記データ転送前の内容
を示すもので、ＭＭと重複して示してあるがＭＭなる記
臆装置が実在するわけではない。ここでメモリ・アドレ
ス・レジスタＭＡＲの８００番地でＭＭにアクセスして
、ＭＭに示すデータ転送前のＭＭの８００番地の内容８
ＸＸ″を読出す。この時１０からのバイトアドレスの最
下位ビツトが６０″でかつバイト・ワード指定線Ｂがバ
イト指定なのでデータ・アセンブル・レジスタＤＡＲの
上位側ＵＰにはデータ線Ａの上位側に乗つているデータ
６Ａ″が、下位側ＬＷにはＭＭの８００番地から読出し
たデータの下位側データ１Ｘ″がセツトされる。その後
再びメモリ・アドレス・レジスタＭＡＲの８００番地で
ＭＭがアクセスされ、データ・アセンブル●レジスタＤ
ＡＲの上位にセツトされているデータ１Ａ，Ｘ″がＭＭ
の８００番地上位に格納される。次に、第４図の１０の
１００１番地のアドレスＡＤが送られてきてシフト・レ
ジスタＳＲにより１ビツト右方向にシフトされて８００
番地に変換された後、メモリ・アドレス・レジスタＭＡ
Ｒにセツトされる。
シフトレジスタＳＲで第６図Ａ，ｂに示すように１ビツ
ト右方向にシフトされ、第５図ｂに示すように８００番
地に変換されてメモリ・アドレス・レジスタＭＡＲにセ
ツトされる。第４図においてＭＭは記憶装置を示すもの
で、その内容はＯからのデータ転送後のものである。な
お、ＭＭは上記記憶装置ＭＭの上記データ転送前の内容
を示すもので、ＭＭと重複して示してあるがＭＭなる記
臆装置が実在するわけではない。ここでメモリ・アドレ
ス・レジスタＭＡＲの８００番地でＭＭにアクセスして
、ＭＭに示すデータ転送前のＭＭの８００番地の内容８
ＸＸ″を読出す。この時１０からのバイトアドレスの最
下位ビツトが６０″でかつバイト・ワード指定線Ｂがバ
イト指定なのでデータ・アセンブル・レジスタＤＡＲの
上位側ＵＰにはデータ線Ａの上位側に乗つているデータ
６Ａ″が、下位側ＬＷにはＭＭの８００番地から読出し
たデータの下位側データ１Ｘ″がセツトされる。その後
再びメモリ・アドレス・レジスタＭＡＲの８００番地で
ＭＭがアクセスされ、データ・アセンブル●レジスタＤ
ＡＲの上位にセツトされているデータ１Ａ，Ｘ″がＭＭ
の８００番地上位に格納される。次に、第４図の１０の
１００１番地のアドレスＡＤが送られてきてシフト・レ
ジスタＳＲにより１ビツト右方向にシフトされて８００
番地に変換された後、メモリ・アドレス・レジスタＭＡ
Ｒにセツトされる。
メモリ・アドレス・レジスタＭＡＲの８００番地でＭＭ
をアクセスし、データ６Ａ，Ｘ″を読出す。この時１０
からのバイト・アドレスの最下位ビツトが６１゛でかつ
バイト・ワード指定線Ｂがバイト指定なのでＤＡＲの上
位側ＵＰにはＭＭの８００番地から読出したデータの上
位側データ“Ａ″が、下位側ＬＷにはデータ線Ａの下位
側に乗つているデータ６Ｂ１がセツトされる。その後、
再びＭＭの８００番地がアクセスされて、データ・アセ
ンブル・レジスタＤＡＲで編集された６Ａ，Ｂ１がＭＭ
に格納される。このようにして、１０の１００２番地、
１００３番地のデータ３，４は、第７図ａに示すように
、上位８ビツト、下位８ビツトとちどり形に交互に転送
され、データ転送匍脚装置ＤＴＣＵのデータ・アセンブ
ルレジスタＤＡＲの上位部分ＵＰ，下位部分ＬＷに交互
にセツトされ、ここで編集された後、バイト・アドレス
をワード・アドレスに変換したメモリ・アドレス８０１
番地上位、８０１番地下位のエリアに順次格納される。
逆に、ＭＭのデータを１０側に転送する場合にも１０か
らのバイト・アドレスをシフト・レジスタＳＲにより１
ビツト右方向にシフトしたメモリ・アドレスでＭＭをア
クセスし読出したデータを１０に転送する。
をアクセスし、データ６Ａ，Ｘ″を読出す。この時１０
からのバイト・アドレスの最下位ビツトが６１゛でかつ
バイト・ワード指定線Ｂがバイト指定なのでＤＡＲの上
位側ＵＰにはＭＭの８００番地から読出したデータの上
位側データ“Ａ″が、下位側ＬＷにはデータ線Ａの下位
側に乗つているデータ６Ｂ１がセツトされる。その後、
再びＭＭの８００番地がアクセスされて、データ・アセ
ンブル・レジスタＤＡＲで編集された６Ａ，Ｂ１がＭＭ
に格納される。このようにして、１０の１００２番地、
１００３番地のデータ３，４は、第７図ａに示すように
、上位８ビツト、下位８ビツトとちどり形に交互に転送
され、データ転送匍脚装置ＤＴＣＵのデータ・アセンブ
ルレジスタＤＡＲの上位部分ＵＰ，下位部分ＬＷに交互
にセツトされ、ここで編集された後、バイト・アドレス
をワード・アドレスに変換したメモリ・アドレス８０１
番地上位、８０１番地下位のエリアに順次格納される。
逆に、ＭＭのデータを１０側に転送する場合にも１０か
らのバイト・アドレスをシフト・レジスタＳＲにより１
ビツト右方向にシフトしたメモリ・アドレスでＭＭをア
クセスし読出したデータを１０に転送する。
次に、１０から１回に２バイト（１語）単位でデータを
ＭＭに転送する場合、第４図１０の１０００番地のアド
レスＡＤがバイ，ト・アドレス線Ｃを介して転送され、
バイト・ワード指定線Ｂにはワード指定が、方向指定線
Ｄには１０からＭＭ方向がそれぞれ指定される。
ＭＭに転送する場合、第４図１０の１０００番地のアド
レスＡＤがバイ，ト・アドレス線Ｃを介して転送され、
バイト・ワード指定線Ｂにはワード指定が、方向指定線
Ｄには１０からＭＭ方向がそれぞれ指定される。
１６ビツト・データＤＴの“Ａ，Ｂ″がデータ線Ａを介
して転送され、制御装置ＤＴＣＵのデータ・アセンブル
・レジスタＤＡＲにセツトされる。
して転送され、制御装置ＤＴＣＵのデータ・アセンブル
・レジスタＤＡＲにセツトされる。
アドレス線Ｃ上の１０００番地がシフト・レジスタＳＲ
で８００番地に変換さべ メモリ・アドレス・レジスタ
ＭＡＲにセツトされた後、ＭＭの８００番地がアクセス
されてデータ●アセンブル●レジスタＤＡＲの内容がそ
のまま格納される。同様にして第７図のｂにおいて１０
が１００２番地のバイト・アドレス指定で送信してきた
データ３１は、シフトレジスタＳＲによりＭＭのワード
●アドレス８０１番地に変換されて、ＭＭに格納される
。
で８００番地に変換さべ メモリ・アドレス・レジスタ
ＭＡＲにセツトされた後、ＭＭの８００番地がアクセス
されてデータ●アセンブル●レジスタＤＡＲの内容がそ
のまま格納される。同様にして第７図のｂにおいて１０
が１００２番地のバイト・アドレス指定で送信してきた
データ３１は、シフトレジスタＳＲによりＭＭのワード
●アドレス８０１番地に変換されて、ＭＭに格納される
。
第７図ｂに示すように、バイト・アドレス１００４，１
００６番地・・・に対して、データ線Ａ上にはデータ５
６，７８がワード単位で連続的に転送されるので、デー
タの編集はされることなく、アドレ入変換のみでＭＭに
順次格納される。
００６番地・・・に対して、データ線Ａ上にはデータ５
６，７８がワード単位で連続的に転送されるので、デー
タの編集はされることなく、アドレ入変換のみでＭＭに
順次格納される。
以上は、バイトアドレスを有する１０と、１ワード２バ
イトで構成されるＭＭとのデータ転送制御の説明である
が、本発明によればＭＭとは独立のアドレス体系を有す
る１０と１ワードｎバイト（ｎ＝２Ｋ，Ｋ＝正整数）で
構成されるＭＭ間でのデータ転送制御方式にも適用可能
であり、データ転送制御装置ＤＴＣＵのアドレス変換及
びデータ編集によりＭＭのエリアに空白部を生じること
もなく、又その為にプログラムによるデータ編集もする
ことなくメモリの使用効率を低下させることなく、有効
に使用できる。
イトで構成されるＭＭとのデータ転送制御の説明である
が、本発明によればＭＭとは独立のアドレス体系を有す
る１０と１ワードｎバイト（ｎ＝２Ｋ，Ｋ＝正整数）で
構成されるＭＭ間でのデータ転送制御方式にも適用可能
であり、データ転送制御装置ＤＴＣＵのアドレス変換及
びデータ編集によりＭＭのエリアに空白部を生じること
もなく、又その為にプログラムによるデータ編集もする
ことなくメモリの使用効率を低下させることなく、有効
に使用できる。
第１図、第２図は従来における１０側からＭＭ側に対す
る１バイト転送および２バイト転送の説明図、第３図は
本発明の一実施例を示すシステムのプロツク図、第４図
は第３図におけるデータ転送制御装置のプロツク図、第
５図、第６図は第４図におけるシフト・レジスタの動作
説明図、第７図はデータ転送および格納状態説明図であ
る。 １０：入出力装置、ＭＭ：主記憶装置、ＭＣＵ：メモリ
制御装置、ＣＰＵ：中央処理装置、ＤＴＣＵ：データ転
送制御装置、ＭＴ：磁気テープ装置、ＰＴＲ：紙テープ
読取装置、Ａ：データ線、Ｂ：バイト・ワード指定線、
Ｃ：バイト・アドレス線、Ｄ：データ転送方向指定線、
ＤＡＲ：データ・アセンブル・レジスタ、ＳＲ：シフト
・レジスタ、ＭＡＲ：メモリ・アドレス・レジスタ、Ａ
Ｄ：アドレス、ＤＴ：データ。
る１バイト転送および２バイト転送の説明図、第３図は
本発明の一実施例を示すシステムのプロツク図、第４図
は第３図におけるデータ転送制御装置のプロツク図、第
５図、第６図は第４図におけるシフト・レジスタの動作
説明図、第７図はデータ転送および格納状態説明図であ
る。 １０：入出力装置、ＭＭ：主記憶装置、ＭＣＵ：メモリ
制御装置、ＣＰＵ：中央処理装置、ＤＴＣＵ：データ転
送制御装置、ＭＴ：磁気テープ装置、ＰＴＲ：紙テープ
読取装置、Ａ：データ線、Ｂ：バイト・ワード指定線、
Ｃ：バイト・アドレス線、Ｄ：データ転送方向指定線、
ＤＡＲ：データ・アセンブル・レジスタ、ＳＲ：シフト
・レジスタ、ＭＡＲ：メモリ・アドレス・レジスタ、Ａ
Ｄ：アドレス、ＤＴ：データ。
Claims (1)
- １ 記憶装置のメモリ・アドレスとほ独立のバイト単位
にメモリアドレスが付与されるバイト・アドレス体系を
有する入出力装置と１ワードｎバイトで構成されワード
単位にメモリアドレスが付与されるワード・アドレス体
系の記憶装置との間のデータ転送において、該入出力装
置と記憶装置の間にデータ転送制御装置を設け、該デー
タ転送制御装置により入出力装置がデータ転送時に指定
するバイト・アドレスを記憶装置のワード・アドレスに
変換して記憶装置と入出力装置の間でデータ転送するこ
とを特徴とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2953577A JPS5946012B2 (ja) | 1977-03-17 | 1977-03-17 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2953577A JPS5946012B2 (ja) | 1977-03-17 | 1977-03-17 | デ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53114620A JPS53114620A (en) | 1978-10-06 |
| JPS5946012B2 true JPS5946012B2 (ja) | 1984-11-09 |
Family
ID=12278796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2953577A Expired JPS5946012B2 (ja) | 1977-03-17 | 1977-03-17 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5946012B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5949639A (ja) * | 1982-09-16 | 1984-03-22 | Hitachi Ltd | 記憶回路の語長変更回路 |
| JPS61226881A (ja) * | 1985-03-30 | 1986-10-08 | Toshiba Corp | 画像デ−タ処理装置 |
-
1977
- 1977-03-17 JP JP2953577A patent/JPS5946012B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53114620A (en) | 1978-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4631671A (en) | Data processing system capable of transferring single-byte and double-byte data under DMA control | |
| JPS62297952A (ja) | 可変長デ−タの記憶方式 | |
| EP0240606B1 (en) | Pipe-line processing system and microprocessor using the system | |
| JPS5946012B2 (ja) | デ−タ転送制御方式 | |
| EP0214870B1 (en) | System for controlling a data transfer instruction with an extension storage device | |
| JPH05197619A (ja) | マルチｃｐｕ用メモリ制御回路 | |
| JPH0225958A (ja) | 高速データ転送システム | |
| JPH0376503B2 (ja) | ||
| JPH0344748A (ja) | メモリデータ読出制御方式 | |
| JPH0246967B2 (ja) | ||
| JPS6118058A (ja) | デ−タ転送方式 | |
| JPS6278641A (ja) | キヤツシユメモリ | |
| JPS6112582B2 (ja) | ||
| JP2672497B2 (ja) | データ処理装置 | |
| JPS63191224A (ja) | ビツト順序反転回路 | |
| JPS6061842A (ja) | 構造体メモリのアクセス方式 | |
| JPH11184797A (ja) | Ｄｍａ制御装置及びその制御方法並びにその制御プログラムを記録した記録媒体 | |
| JPH0571979B2 (ja) | ||
| JPS55112661A (en) | Memory control unit | |
| JP2589006B2 (ja) | 情報処理装置 | |
| JPH01310463A (ja) | 緩衝記憶装置 | |
| JPS6180447A (ja) | 記憶装置のストア制御方式 | |
| JPS60254477A (ja) | メモリシステム | |
| JPS6127780B2 (ja) | ||
| JPS63245745A (ja) | バツフア記憶制御装置 |