JPS5951153B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5951153B2 JPS5951153B2 JP52010364A JP1036477A JPS5951153B2 JP S5951153 B2 JPS5951153 B2 JP S5951153B2 JP 52010364 A JP52010364 A JP 52010364A JP 1036477 A JP1036477 A JP 1036477A JP S5951153 B2 JPS5951153 B2 JP S5951153B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon nitride
- semiconductor substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明はシリコンゲートＭＯＳ形電界効果トランジス
タの製造方法の改良に関するものである。
タの製造方法の改良に関するものである。
シリコンゲートＭＯＳ形電界効果トランジスタ（以下、
「シリコンゲートＭＯＳＦＥＴ」 と略称する）は高速
を目的としたＭＯＳＬＳＩに最も適したものと考えられ
ている。
「シリコンゲートＭＯＳＦＥＴ」 と略称する）は高速
を目的としたＭＯＳＬＳＩに最も適したものと考えられ
ている。
次に、シリコンゲートＭＯＳＦＥＴの従来の製造方法を
第１図ａ−ｄに示すその主要工程におけるシリコンウェ
ハの縦断面図に従って説明する。
第１図ａ−ｄに示すその主要工程におけるシリコンウェ
ハの縦断面図に従って説明する。
第１図ａに示すように、所要のフィールド酸化膜２が形
成されたシリコン単結晶基板１上に、ゲート酸化膜３お
よび不純物を添加した多結晶シリコン膜４よりなる２層
膜を形成し、写真製版技術により、シリコン単結晶基板
１のゲート領域となるべき部分を被覆しているゲート酸
化膜３および多結晶シリコン層４のみを残存させる。次
に、第１図ｂに示すように、この残存する２層膜をマス
クとして、シリコン単結晶基板１の導電形と反対の導電
形を付与する不純物を拡散させて、ソース・ドレイン領
域５を形成する。次に第１図ｃに示すように、フィール
ド酸化膜２、多結晶シリコン膜４およびソース・ドレイ
ン領域５の上に連続した上積み酸化膜６を形成する。つ
づいて、ソース・ドレイン領域５に対するコンタクトホ
ール７および多結晶シリコン膜４に対するコンタクトホ
ール８を上積み酸化膜６に開孔する。最後に、第１図ｄ
に示すように、コンタクトホール７、８を含め上積み酸
化膜６上にアルミニウム（Ａｌ）膜を作成し、写真製版
技術により所要のＡｌ配線９を形成して、シリコンゲー
トＭＯＳＦＥＴ製造の主要’工程は終了する。以上述べ
た従来の製造方法において、所要の部分に多結晶シリコ
ン膜４を残存させるためのエッチングは、通常、化学的
方法を用いるため、残存した多結晶シリコン膜４の断面
形状は、第１図に・示すように急峻であり、この上を通
るＡｌ配線９は断線し易く製品不良の原因となる。
成されたシリコン単結晶基板１上に、ゲート酸化膜３お
よび不純物を添加した多結晶シリコン膜４よりなる２層
膜を形成し、写真製版技術により、シリコン単結晶基板
１のゲート領域となるべき部分を被覆しているゲート酸
化膜３および多結晶シリコン層４のみを残存させる。次
に、第１図ｂに示すように、この残存する２層膜をマス
クとして、シリコン単結晶基板１の導電形と反対の導電
形を付与する不純物を拡散させて、ソース・ドレイン領
域５を形成する。次に第１図ｃに示すように、フィール
ド酸化膜２、多結晶シリコン膜４およびソース・ドレイ
ン領域５の上に連続した上積み酸化膜６を形成する。つ
づいて、ソース・ドレイン領域５に対するコンタクトホ
ール７および多結晶シリコン膜４に対するコンタクトホ
ール８を上積み酸化膜６に開孔する。最後に、第１図ｄ
に示すように、コンタクトホール７、８を含め上積み酸
化膜６上にアルミニウム（Ａｌ）膜を作成し、写真製版
技術により所要のＡｌ配線９を形成して、シリコンゲー
トＭＯＳＦＥＴ製造の主要’工程は終了する。以上述べ
た従来の製造方法において、所要の部分に多結晶シリコ
ン膜４を残存させるためのエッチングは、通常、化学的
方法を用いるため、残存した多結晶シリコン膜４の断面
形状は、第１図に・示すように急峻であり、この上を通
るＡｌ配線９は断線し易く製品不良の原因となる。
またコンタクトホール７、８の断面形状も、上積み酸化
膜６を化学的にエツチングして形成するため、同様に急
峻であり、この箇所でもＡｌ配線９の断線不良が生じ易
い。この発明は、上記の点に鑑みてなされたもので、金
属配線に断線の生じることの少ないシリコンゲートＭＯ
ＳＦＥＴの製造方法を提供することを目的としたもので
ある。
膜６を化学的にエツチングして形成するため、同様に急
峻であり、この箇所でもＡｌ配線９の断線不良が生じ易
い。この発明は、上記の点に鑑みてなされたもので、金
属配線に断線の生じることの少ないシリコンゲートＭＯ
ＳＦＥＴの製造方法を提供することを目的としたもので
ある。
以下、実施例によりこの発明を説明する。
第２図ａ−ｅは、この発明の一実施例であるシリコンゲ
ートＭＯＳＦＥＴの製造方法の主要工程におけるシリコ
ンウエハの縦断面図である。
ートＭＯＳＦＥＴの製造方法の主要工程におけるシリコ
ンウエハの縦断面図である。
第２図ａに示すように、所要のフイールド酸化膜２が形
成されたシリコン単結晶基板１上に、ゲート酸化膜３、
不純物を添加した多結晶シリコン膜４および第１のシリ
コン窒化膜１０を順次重ねた３層膜を作成し、写真製版
技術により、シリコン単結晶基板１のゲート領域となる
べき部分を被覆しているゲート酸化膜３、多結晶シリコ
ン膜４および第１のシリコン窒化膜１０のみを残存させ
る。つづいて、残存する３層膜をマスクとしてシＣリコ
ン単結晶基板１の導電形とは反対の導電形を付与する不
純物を拡散させて、ソース・ドレイン領域５を形成する
。次に、第２図ｂに示すように、シリコンウエハの表面
に第２のシリコン窒化膜を作成し、写真製版技術により
、ソース・ドレ２イン領域５に対するコンタクトホール
７となるべき部分の第２のシリコン窒化膜１１のみを残
存させ、他はエツチングにより除去する。次に、第２図
ｃに示すように、上記のように形成されたシリコンウエ
ハを含湿（ウエツト）雰囲気中にて酸化ｊする。ウエツ
ト雰囲気中にて酸化を行うと、シリコン窒化膜１０およ
び１１は酸化されず、シリコン単結晶基板１が選択的に
酸化され、フイールド酸化膜２と一体になりシリコン酸
化膜１２を形成する。多結晶シリコン膜４はその上にシ
リコン窒こ化膜１０が残されているので酸化されない。
次に、第２図ｄに示すように、シリコン窒化膜１１を除
去し、ソース・ドレイン領域に対するコンタクトホール
７を形成し、つづいて、写真製版技術を用いてシリコン
窒化膜１０を選択的に除去しｑて、多結晶シリコン膜４
に対するコンタクトホール８を形成する。最後に、第２
図ｅに示すように、コンタクトホール７、８を含み、シ
リコン酸化膜１２およびシリコン窒化膜１０上にＡ１膜
を作成し、写真製版技術により所要のＡｌ配線９を形成
して、この発明の方法によるシリコンゲートＭＯＳＦＥ
Ｔ製造の主要工程は終了する。上記の実施例の方法にて
作成されたシリコンゲートＭＯＳＦＥＴにおいては、ソ
ース・ドレイン領域５に対するコンタクトホール７は化
学的エツチングではなく、選択酸化によるため、その形
状は滑らかである。
成されたシリコン単結晶基板１上に、ゲート酸化膜３、
不純物を添加した多結晶シリコン膜４および第１のシリ
コン窒化膜１０を順次重ねた３層膜を作成し、写真製版
技術により、シリコン単結晶基板１のゲート領域となる
べき部分を被覆しているゲート酸化膜３、多結晶シリコ
ン膜４および第１のシリコン窒化膜１０のみを残存させ
る。つづいて、残存する３層膜をマスクとしてシＣリコ
ン単結晶基板１の導電形とは反対の導電形を付与する不
純物を拡散させて、ソース・ドレイン領域５を形成する
。次に、第２図ｂに示すように、シリコンウエハの表面
に第２のシリコン窒化膜を作成し、写真製版技術により
、ソース・ドレ２イン領域５に対するコンタクトホール
７となるべき部分の第２のシリコン窒化膜１１のみを残
存させ、他はエツチングにより除去する。次に、第２図
ｃに示すように、上記のように形成されたシリコンウエ
ハを含湿（ウエツト）雰囲気中にて酸化ｊする。ウエツ
ト雰囲気中にて酸化を行うと、シリコン窒化膜１０およ
び１１は酸化されず、シリコン単結晶基板１が選択的に
酸化され、フイールド酸化膜２と一体になりシリコン酸
化膜１２を形成する。多結晶シリコン膜４はその上にシ
リコン窒こ化膜１０が残されているので酸化されない。
次に、第２図ｄに示すように、シリコン窒化膜１１を除
去し、ソース・ドレイン領域に対するコンタクトホール
７を形成し、つづいて、写真製版技術を用いてシリコン
窒化膜１０を選択的に除去しｑて、多結晶シリコン膜４
に対するコンタクトホール８を形成する。最後に、第２
図ｅに示すように、コンタクトホール７、８を含み、シ
リコン酸化膜１２およびシリコン窒化膜１０上にＡ１膜
を作成し、写真製版技術により所要のＡｌ配線９を形成
して、この発明の方法によるシリコンゲートＭＯＳＦＥ
Ｔ製造の主要工程は終了する。上記の実施例の方法にて
作成されたシリコンゲートＭＯＳＦＥＴにおいては、ソ
ース・ドレイン領域５に対するコンタクトホール７は化
学的エツチングではなく、選択酸化によるため、その形
状は滑らかである。
また、第２図ｅに示すように、多結晶シリコン膜４の側
面はシリコン酸化膜１２で覆われている。従つて、上記
の状態のシリコンウエハにＡｌ配線９を形成しても、多
結晶シリコン膜４の端部およびソース・ドレイン領域５
に対するコンタクトホール７におけるＡｌ配線の断面形
状が平坦であるから、断線不良は発生しない。以上詳述
したように、この発明によるシリコンゲートＭＯＳ形電
界効果トランジスタの製造方法においては、多結晶シリ
コンゲートとソース・ドレイン領域との金属配線を接着
すべき部分をシリコン窒化膜にて被覆して、その他の部
分の半導体基板を酸化した後、多結晶シリコンゲートを
被覆するシリコン窒化膜の所要の部分とソース・ドレイ
ン領域を被覆するシリコン窒化膜を除去して金属配線を
形成するので、多結晶シリコンゲートの端部およびソー
ス・ドレイン領域に対するコンタクトホールにおける金
属配線の断面形状が平坦であるから、断線不良は発生し
ない。
面はシリコン酸化膜１２で覆われている。従つて、上記
の状態のシリコンウエハにＡｌ配線９を形成しても、多
結晶シリコン膜４の端部およびソース・ドレイン領域５
に対するコンタクトホール７におけるＡｌ配線の断面形
状が平坦であるから、断線不良は発生しない。以上詳述
したように、この発明によるシリコンゲートＭＯＳ形電
界効果トランジスタの製造方法においては、多結晶シリ
コンゲートとソース・ドレイン領域との金属配線を接着
すべき部分をシリコン窒化膜にて被覆して、その他の部
分の半導体基板を酸化した後、多結晶シリコンゲートを
被覆するシリコン窒化膜の所要の部分とソース・ドレイ
ン領域を被覆するシリコン窒化膜を除去して金属配線を
形成するので、多結晶シリコンゲートの端部およびソー
ス・ドレイン領域に対するコンタクトホールにおける金
属配線の断面形状が平坦であるから、断線不良は発生し
ない。
第１図ａ−ｄはシリコンゲートＭＯＳＦＥＴの従来の製
造方法の主要工程におけるシリコンウエハの縦断面図、
第２図ａ−ｅはシリコンゲートＭＯＳＦＥＴのこの発明
の一実施例である製造方法の主要工程におけるシリコン
ウエハの縦断面図である。 図において、１はシリコン単結晶基板、２はフイールド
酸化膜、３はゲート酸化膜、４は多結晶シリコン膜、５
はソース・ドレイン領域、６は上積み酸化膜、７、８は
コンタクトホール、９はＡｌ配線、１０は第１のシリコ
ン窒化膜、１１は第２のシリコン窒化膜、１２はシリコ
ン酸化膜である。
造方法の主要工程におけるシリコンウエハの縦断面図、
第２図ａ−ｅはシリコンゲートＭＯＳＦＥＴのこの発明
の一実施例である製造方法の主要工程におけるシリコン
ウエハの縦断面図である。 図において、１はシリコン単結晶基板、２はフイールド
酸化膜、３はゲート酸化膜、４は多結晶シリコン膜、５
はソース・ドレイン領域、６は上積み酸化膜、７、８は
コンタクトホール、９はＡｌ配線、１０は第１のシリコ
ン窒化膜、１１は第２のシリコン窒化膜、１２はシリコ
ン酸化膜である。
Claims (1)
- １ フィールド酸化膜を有する半導体基板上にゲート酸
化膜、不純物を添加した多結晶シリコン膜および第１の
シリコン窒化膜を順次重ねた３層膜を作成する工程、写
真製版技術により上記半導体基板のゲート領域となるべ
き部分を被覆する上記３層膜のみを残存させる工程、残
存する上記３層膜をマスクとして上記半導体基板の導電
形と反対の導電形を付与する不純物を上記半導体基板上
に拡散させてソース・ドレイン領域を形成する工程、上
記ソース・ドレイン領域が形成された上記半導体基板上
に第２のシリコン窒化膜を形成し写真製版技術により上
記ソース・ドレイン領域の所要の部分を被覆する第２の
シリコン窒化膜のみを残存させる工程、上記半導体基板
の上記第１および第２のシリコン窒化膜に被覆されてな
い部分を酸化する工程、および上記第１のシリコン窒化
膜の所要の部分と上記第２のシリコン窒化膜とを除去し
て金属配線を形成する工程を備えた半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52010364A JPS5951153B2 (ja) | 1977-02-01 | 1977-02-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52010364A JPS5951153B2 (ja) | 1977-02-01 | 1977-02-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5395582A JPS5395582A (en) | 1978-08-21 |
| JPS5951153B2 true JPS5951153B2 (ja) | 1984-12-12 |
Family
ID=11748098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52010364A Expired JPS5951153B2 (ja) | 1977-02-01 | 1977-02-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5951153B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3480270A1 (en) | 2017-11-01 | 2019-05-08 | Nitto Denko Corporation | Thermally conductive pressure-sensitive adhesive sheet |
| EP3480269A1 (en) | 2017-11-01 | 2019-05-08 | Nitto Denko Corporation | Pressure-sensitive adhesive sheet |
| KR20190058278A (ko) | 2017-11-20 | 2019-05-29 | 닛토덴코 가부시키가이샤 | 점착 시트 |
| KR20190058277A (ko) | 2017-11-20 | 2019-05-29 | 닛토덴코 가부시키가이샤 | 보강 필름 |
| EP3517588A1 (en) | 2018-01-24 | 2019-07-31 | Nitto Denko Corporation | Laminate sheet and roll |
| KR20190121411A (ko) | 2016-11-21 | 2019-10-25 | 닛토덴코 가부시키가이샤 | 점착 시트 |
| KR20210099041A (ko) | 2018-11-30 | 2021-08-11 | 닛토덴코 가부시키가이샤 | 점착 시트 |
-
1977
- 1977-02-01 JP JP52010364A patent/JPS5951153B2/ja not_active Expired
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190121411A (ko) | 2016-11-21 | 2019-10-25 | 닛토덴코 가부시키가이샤 | 점착 시트 |
| KR20190121410A (ko) | 2016-11-21 | 2019-10-25 | 닛토덴코 가부시키가이샤 | 점착 시트 |
| EP3480270A1 (en) | 2017-11-01 | 2019-05-08 | Nitto Denko Corporation | Thermally conductive pressure-sensitive adhesive sheet |
| EP3480269A1 (en) | 2017-11-01 | 2019-05-08 | Nitto Denko Corporation | Pressure-sensitive adhesive sheet |
| KR20190058278A (ko) | 2017-11-20 | 2019-05-29 | 닛토덴코 가부시키가이샤 | 점착 시트 |
| KR20190058277A (ko) | 2017-11-20 | 2019-05-29 | 닛토덴코 가부시키가이샤 | 보강 필름 |
| KR20210011045A (ko) | 2017-11-20 | 2021-01-29 | 닛토덴코 가부시키가이샤 | 보강 필름 |
| EP3517588A1 (en) | 2018-01-24 | 2019-07-31 | Nitto Denko Corporation | Laminate sheet and roll |
| KR20210099041A (ko) | 2018-11-30 | 2021-08-11 | 닛토덴코 가부시키가이샤 | 점착 시트 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5395582A (en) | 1978-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPS6242382B2 (ja) | ||
| JP2778535B2 (ja) | 半導体集積回路及びその製造方法 | |
| JPS608636B2 (ja) | 半導体装置の製造方法 | |
| JPS6245071A (ja) | 半導体装置の製造方法 | |
| JPS6294985A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0225073A (ja) | 半導体素子の製造方法 | |
| JP2003258244A (ja) | 半導体装置及びその製造方法 | |
| JPH01120026A (ja) | 半導体装置の製造方法 | |
| JP2720179B2 (ja) | 半導体装置およびその製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JP2943855B2 (ja) | 半導体装置の製造方法 | |
| JP3850933B2 (ja) | 半導体装置の製造方法 | |
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS61147575A (ja) | 半導体装置の製造方法 | |
| JPS62199065A (ja) | 半導体装置およびその製造方法 | |
| JPS62242335A (ja) | 半導体集積回路の素子分離領域の形成方法 | |
| JPS6318331B2 (ja) | ||
| JPH06232154A (ja) | 半導体装置の製造方法 | |
| JPH0353533A (ja) | 半導体装置の製造方法 | |
| JPH02275639A (ja) | 半導体装置の製造方法 | |
| JPS621267B2 (ja) | ||
| JPH01209744A (ja) | 半導体装置の製造方法 |