JPS5955031A - 真空コレツト - Google Patents

真空コレツト

Info

Publication number
JPS5955031A
JPS5955031A JP57165665A JP16566582A JPS5955031A JP S5955031 A JPS5955031 A JP S5955031A JP 57165665 A JP57165665 A JP 57165665A JP 16566582 A JP16566582 A JP 16566582A JP S5955031 A JPS5955031 A JP S5955031A
Authority
JP
Japan
Prior art keywords
chip
vacuum collet
edges
vacuum
corners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57165665A
Other languages
English (en)
Inventor
Akinori Tanizaki
谷崎 昭典
Noboru Ando
昇 安藤
Takashi Takemae
竹前 孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57165665A priority Critical patent/JPS5955031A/ja
Publication of JPS5955031A publication Critical patent/JPS5955031A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/78—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using vacuum or suction, e.g. Bernoulli chucks

Landscapes

  • Gripping Jigs, Holding Jigs, And Positioning Jigs (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の□技術分井 □      ′□□″1□
  :パ:本発明は真空コレット、詳し:□くは試料ミ
例えば“その上ε築積回路が形成されだ牢’m”m皐□
′しり、′(′以゛下ICヂじプ羨いう)を取り扱うた
めの真空”コ□レットの改良に関する。□ (2)技(社の□背景″″″′□ ICチップの組立工程においては、゛粘着テープを用い
て単導体ウェハのクラッキングを行な1った後′に、良
品チップを粘iテニプか:ら剥がし1、次の(1) 場所へ移動す□る。
第′1図′を参照する□と、その(a)の□平面図に市
:″ICチップ′11.□、′が粘着テープ2′上に固
定された状73が′県される。半導体ウニ・・は最初粘
着テープ2乍に□粘着され、□次いでダイヤモンドソー
を用いセラ□x y< 、各チ□ツブiに切断δラッキ
ング)する。
次いで1.粘着テガプ2を拡げると、各IC−17’ソ
)1は’@’1’図ia+に示される1くそれぞれが所
定の間隔をおいて規則正しく配置される。そり状態、で
、粘着テープ2を第1図中)に示される如く“リンI”
3”4用い、台η、装著’tb’□!誓、はl糸しない
門構。
よっンxY方扁”に可動である。         ′
□ 良品と認定されたIC♀ツブ1ば、粘着テープ□2
から外されて、台4から離れ元位置にあるテーブルまた
は作業台に移され、かかる工程は真空コレシトを用いt
なされ鼠。
一真′榊コレット”(7)操作状態は第2薗i略−晶図
に余され□る。先□子第2図fa+ ’4ど綻され隠如
1くに;台4が動いて、ICチップ1を真空コレット5
あ下の位置にもたらず。な□お、第2図以下において既
(2) に図示した叫貧と同一部分′よ同一符号を付1−77示
い 、、。
す。
次に、同図中)に示やれる如く真空コレ’4’、l”l
ト’、’、’、 5.11 、llではICチップ1の
直上の位置まで降下する。図において6は■Cチップl
を突き上′、デ□る赳めのピンを示″fxb=、1m1
1tc、。09、←4□4...、wyl+’ll、・
しない機構によって突き上げられ、ICチップ1は真空
コレット5の凹所7内にもたらされる。
ここで、貫通孔8から図・に矢印に示す方向に空気を抜
くと、粘着テープ2から剥がされたICチップは同図(
dlに示される如く凹所、7内に真空吸着。
によって固定される。かかる状!に庫また後に〈ン6を
引っ込める。  、、、: 次パフ・真空:lI 17.7 ト、 5を支、える図
示しな0゛腕部材が回転(移転)し、真空コレット5鵜
、粘着テープ2の上の位置から7.他の所定の位置へ動
き、その位置で1.真空コレット5は、第2図tel 
5示される如<、fニブル晶の直上の装置へ降下子る。
そこで前記した排気を止め、貫通孔8を通して空(3) 訟または窒素ガスを同図+1111の矢印に示す方向に
吹”′”函出して、ICチップ1をテーブル9」二に移
ず。
■真空?レット−5の構造は第3図に示され、同□ 図
!at ’Q’ fblばそれぞれ真空コレット5の底
面図と側断面図で、歯社:おいを、10は真、空コレ・
レト□の先端□、、縁、11は凹所7の内壁、12ば真
:空コ□レンーヤと、それを支える@部材13との連結
部である。はぼ方形に配置された先端縁】Oの長さはI
Cチップの1辺の長さに0.3〜0.4mmの長さを加
えたものであり、また連結部12の右端から先端縁10
までの長さは20+1m程度である。
(3)従来技術と問題点 上記したICチップ、1の粘、着テープ2からの剥取り
と真空コレット5A−の装、着において、ICチップ1
が水平状態のまま持ち上げられ、それ・の縁部、が均一
に内、壁7と接触ずa 44.、よ、、いが、実際には
、第4図ta)の1!面図に示今れ、る如く、いずれか
の縁部1aのみが内壁7と先に接、’ft4<、、、L
 、、次いで反対側室縁部1bが内壁7と接触すること
がある。ところで、真空コレット5は、精度を維持し、
かつ、摩耗を(4) 防ぐために、タングステンカーバイドのような硬い物質
で作られる。そのために、ICチ・イブlのこれらの縁
部1a、■bが損傷を受ける、すなわち、欠けたりひび
が入ったりす、ること矛(ある。そ、の結果、当該IC
チップ1は良品であったもやが不良簡になるおそれがあ
る。この種の岬傷は、従来例えば1 、5mm角であっ
たICチップが4mm角以上になると、より多く発生し
、また損傷の程度も大粁荘る便、向(4)発明の目的 本発明は上記従来の開門、点iみ、ICチップの真空コ
レットへの装着に、おし7て、ICチ・ノブが損傷を受
けることのない構成とした真空コレ・ノドを提供するこ
とを目的とする。    、。
そしてこの目的は本発明iこよれば1.はぼ方形に配置
された前端、縁によって限定され、る凹、所内に試料を
装着する構成とした真空コレ・ノドにおし下、該先端縁
の4隅は切欠され、この切欠さ些た部分に孔を穿孔し、
該孔の内に弾性をもった衝撃吸収4(5) 物質を充填したことを特徴とする真空コレットを提供す
ることによって達成される。
(6)発明の実施例 以下本発明実施例を図面によゲζ詳述ず斧。
第5図に本発明の一実施一の、底、面図が示され、この
実施例におす、では、先端縁2Qo:?、、4隅が切欠
され、そこに匹21が形成され、1.、この孔21内に
弾性全もった衝撃吸翳材として:例え番キシリ、、コン
ゴ、ム22を充填する。なお、真空コ、レッ:トの、先
端縁、を除、くその他の部分は従来例と異なるところが
ないので従来例と同一符号を付して示し、図において点
:線で囲った部分はICチップ1の占める頒、域を示す
、。
−図か、セ理解されうる如く、1.9チン、ブ1はその
4隅部分、ψみがシリコンゴム22牛接触し、I(1,
チップ1の4縁は真空コレ、y トの内壁11と、接触
することがない。従って、第2図を参、照して説、明、
したICチップの粘着テープ2からの剥をり、とpB、
Q 7内への装着に際し、ICチン7”&ま先ず、iψ
4隅のいずれかがシリコンゴム22と接触する。、この
とき、シリコンゴム22は十分な弾性前もっているので
、4(6) 隅の損傷は回避される。
更に、ICチップの4つの縁はいずれも真空コレットの
内壁11と接触することがないから、ICチップの4つ
の縁が損傷を受けることもない。かくして、いかなる状
態でICチップ1が真シレジトの凹所7内へ装着されて
も、ICチップの損傷は回避されうる。
第6図は第5図のVl−Vl線に沿って切断した断面図
で、孔2Jの構造を示す図である。製造においては、孔
21を穿孔した後に、シリコンゴム22を・。
孔2I内に充填するだけで足りる。
孔21は第7図の断面図に示される如くに形成□しても
よく、同図に示す実施例は、孔21の穿孔が簡単になし
得る利点がある。
本発明の実施例はいずれも先端縁の部分のみが改良され
たものであり、真空コレットのその他の部分の構成およ
び機能はいずれも従来例と異なるところがない。また、
ICチップの粘着テープからの剥取りと真空コレットの
凹所内への装着も、第2図を参照して説明した従来技術
の場合と異な(7) るところばない。
、、、   +71発明の効果 以上、詳細に説明したように、本発明にかかる真空コレ
ットを用いるときは、ICチップの粘着テープからの剥
取りと真空コレットへの装着におムつて、ICチ・レブ
への損傷が回避されうるの−6半導体装置製造の歩留り
と、製造されるICの信頼性向上に効果大である。
【図面の簡単な説明】
第1図はICチップが貼イ1けられた粘着テープの平面
図と断面図、第2図は第1図の粘着テープからICチッ
プを剥取り、それを真空ロレットの凹所内に装着する工
程における真空コレットとICチップの断面図、第3図
(alと(blは第2図の真空コレットの底面図と側断
面図、第4図は第2図に示す工程におけるICチップの
装着状態を示す断面図、□ 第5図は本発明にかかる真
空コレットの底面図、第6図は第5図のVl−Vl線に
沿う断面図、第7図は本発明の他の実施例の先8A縁部
分の断面図である。 (8) 1・−1cチツプ、2−粘着テープ、3−リング、4−
o、’ s・・−真空コレット、6−ビン、7−・・凹
所、8−貫通孔、9・−テーブル、10.20・−先端
縁、11・・・内壁、12・・一連結部、13−・−腕
部材□、21−・孔、     □22−−=シリコン
ゴム、。 特 許 出願人  富士通株式会社 (9) 第 1 図 (b) 第4図 第5≦ 21   8 140− 第β図 ”’ ”  ’N 、     ′ 第 7 図−

Claims (1)

    【特許請求の範囲】
  1. ゛□はぼ方形に配置された前端縁によって限定される四
    所丙に試東1を裳:′着す葛槁成とL ’tAi’セコ
    ゛レッ1におい々、該先端縁□の4薗’b7切欠′ざ荘
    、こあ切欠された部分に孔を穿孔し、該孔i丙”’iと
    弾性を□もった割撃鹸収物質を充填6非ことを□特徴と
    14′真空□コレ・じト。           l′
    、、、:、、’:l ’、I’: 、’、 ’、’、、
    、L ”71 ’II”:l 、  ′
JP57165665A 1982-09-22 1982-09-22 真空コレツト Pending JPS5955031A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57165665A JPS5955031A (ja) 1982-09-22 1982-09-22 真空コレツト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57165665A JPS5955031A (ja) 1982-09-22 1982-09-22 真空コレツト

Publications (1)

Publication Number Publication Date
JPS5955031A true JPS5955031A (ja) 1984-03-29

Family

ID=15816682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57165665A Pending JPS5955031A (ja) 1982-09-22 1982-09-22 真空コレツト

Country Status (1)

Country Link
JP (1) JPS5955031A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435749U (ja) * 1987-08-26 1989-03-03
US20150069110A1 (en) * 2013-09-09 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus
CN105428273A (zh) * 2014-09-17 2016-03-23 株式会社东芝 半导体制造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6435749U (ja) * 1987-08-26 1989-03-03
US20150069110A1 (en) * 2013-09-09 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor manufacturing apparatus
CN104425312A (zh) * 2013-09-09 2015-03-18 株式会社东芝 半导体制造装置
CN105428273A (zh) * 2014-09-17 2016-03-23 株式会社东芝 半导体制造装置

Similar Documents

Publication Publication Date Title
KR100476591B1 (ko) 웨이퍼 테이블과, 이를 이용한 웨이퍼 쏘잉/소자 접착장치와, 웨이퍼 쏘잉/소자 분류 장치
US4445271A (en) Ceramic chip carrier with removable lead frame support and preforated ground pad
JPH07106285A (ja) 半導体製造方法
EP1022778A1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
JP3940076B2 (ja) 加工物保持用チャック
JP3351395B2 (ja) チップトレイを用いたフリップチップ形成方法
JPH09181150A (ja) 半導体チップのピックアップ装置及びこれを用いたピックアップ方法
US6037191A (en) Method for processing single-crystal semiconductor wafer for fluorescent display device
JP3075398B2 (ja) 超音波ボンディング用コレットおよびボンディング方法
JPH05190665A (ja) バンプ付半導体チップ用ピックアップコレット及びバンプ付半導体チップのピックアップ方法
US6239481B1 (en) Device for removing a flip chip die from packaging
JPS62108007A (ja) 半導体板の分割方法
JPH07249674A (ja) 半導体装置の製造方法及び製造装置
JPH0766268A (ja) 半導体チップの吸着装置
JPH11274110A (ja) 半導体ウェーハの切断方法及び切断装置
JPS5984546A (ja) ウエハブレ−カ−
JPH0661347A (ja) チップ剥離の方法及び装置
JPH0574933A (ja) ダイシング装置
KR100428745B1 (ko) 테이프 볼 그리드 어레이 패키지 제조용 탭 테이프 부착기
JP2009065079A (ja) 半導体ウェハを保持する方法とそのために用いられる支持部材
JPH01205441A (ja) 半導体素子ウェハーの切削分割装置用ステージ
JP2890855B2 (ja) 半導体チップの製造方法
KR0145126B1 (ko) 반도체 장비의 대형칩용 플렌지 업 스테이지
KR200156152Y1 (ko) 웨이퍼 척킹장치
JPH03187242A (ja) 半導体装置の製造方法