JPS5958548A - マイクロプログラムの診断処理方式 - Google Patents
マイクロプログラムの診断処理方式Info
- Publication number
- JPS5958548A JPS5958548A JP16892082A JP16892082A JPS5958548A JP S5958548 A JPS5958548 A JP S5958548A JP 16892082 A JP16892082 A JP 16892082A JP 16892082 A JP16892082 A JP 16892082A JP S5958548 A JPS5958548 A JP S5958548A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- memory
- address
- control memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の技術分野
本発明（はマイクロプログラムの諒ｌ■処理方式にト１
し、特に、テバッグのためにマイクロプログラムをＩヅ
ｒ望のアドレスで停止させる方式に関する。
し、特に、テバッグのためにマイクロプログラムをＩヅ
ｒ望のアドレスで停止させる方式に関する。
（ロ）従来技術と問題点
従来技術としては、
■ 挾作盤から、マイクロプログラム格納用制御メモリ
（Ｃ８）の停止させたいアドレスを電鍵等で直接指定し
、マイクロプログラム！Ｌｒ ｉｃｒ用制煙制御メモリ
ドレスレジスタの内容と比較を行なう方式。
（Ｃ８）の停止させたいアドレスを電鍵等で直接指定し
、マイクロプログラム！Ｌｒ ｉｃｒ用制煙制御メモリ
ドレスレジスタの内容と比較を行なう方式。
■ アドレスストップ用レジスタを具備し、このレジス
タにサービスプロセッサ（５ＶＰ）あるいは操作盤から
、または命令等によりアドレスをセットし、マイクロプ
ログラム格納用制御メモリ（ＣＳ）のアドレスレジスタ
の内容と比較１行なう方式。
タにサービスプロセッサ（５ＶＰ）あるいは操作盤から
、または命令等によりアドレスをセットし、マイクロプ
ログラム格納用制御メモリ（ＣＳ）のアドレスレジスタ
の内容と比較１行なう方式。
のいずれかが採用されるのが通例であった○このような
従来技術においては、 ■ 多重のアドレスに対して１６．１時にアドレススト
ップ制ｆａａ ｉ＝行々うことができないこと。
従来技術においては、 ■ 多重のアドレスに対して１６．１時にアドレススト
ップ制ｆａａ ｉ＝行々うことができないこと。
■ マイクロプログラム命令の笑行前才たけ実待後のい
ずれか一力のみし、がアドレスストップ制御を行なうこ
とができないこと。
ずれか一力のみし、がアドレスストップ制御を行なうこ
とができないこと。
■ Ｃ８の容証が犬である場合、比較回路のハードウェ
ア景が増加すること。
ア景が増加すること。
などの欠点が任在していた。
０９ 発明の目的
本発明は、上記の点を解決し、マイクロプログラムの保
守・デバッグを、よシー１曽谷易に行なえる手段を提供
することを目的としている。
守・デバッグを、よシー１曽谷易に行なえる手段を提供
することを目的としている。
に）兜明のｔｌＩ４成
上記目的を構成するために本発明に、マイクロプログラ
ムを格納するメモリと、該制御メモリからの銃出データ
葡保持する脱出レジスタをそなえ、該脱出レジスタの内
容にしたがってマイクロプログラム制御動作がイＩなゎ
れるデータ処理騎仙において、上記制御メモリと同一の
アドレス領域を有し各々のアドレスに１ビツトからなる
マイクロプログラム走行停止指示情報が格納可能に構成
された診断制御メモリと、該診断制御メモリからの読出
データを保持する診断制御メモリ読出レジスタと、上記
診断制御メモリからの直接の読出データと上記診断制御
メモリ読出レジスタからの出力データとのいずれかを選
択する切替回路と、該切替回路の出力を保持する診断制
御亜情報保持手段をそなえ、上記診ＶＪ［制御情報保持
手段にマイクロプログラム走行停止指示情報が保持せし
められた時点においてマイクロプログラムの走行を停止
させるよう構成したことを特徴とする。
ムを格納するメモリと、該制御メモリからの銃出データ
葡保持する脱出レジスタをそなえ、該脱出レジスタの内
容にしたがってマイクロプログラム制御動作がイＩなゎ
れるデータ処理騎仙において、上記制御メモリと同一の
アドレス領域を有し各々のアドレスに１ビツトからなる
マイクロプログラム走行停止指示情報が格納可能に構成
された診断制御メモリと、該診断制御メモリからの読出
データを保持する診断制御メモリ読出レジスタと、上記
診断制御メモリからの直接の読出データと上記診断制御
メモリ読出レジスタからの出力データとのいずれかを選
択する切替回路と、該切替回路の出力を保持する診断制
御亜情報保持手段をそなえ、上記診ＶＪ［制御情報保持
手段にマイクロプログラム走行停止指示情報が保持せし
められた時点においてマイクロプログラムの走行を停止
させるよう構成したことを特徴とする。
に）発明の実施例
第１図は本発明による笑顔例のブロック図であり、図中
、１はマイクロプログラム制御メモリ（Ｃ８）、２はＣ
Ｓアドレス停止制御メモリ（Ｃ８ＡＨＭ）、３はメモリ
読出レジスタ、４はＣ８読出データ保持部、５はＣ８Ａ
ＨＭ読出データ保持部、６は制御回路、７はメモリアド
レスレジスタ、８は＋１加算回路、９はｓｖｐ、保守パ
ネル等からなる保守診断部、ｌＯは切替回路、１１はフ
リップフロップ、１２はアンドゲート、１３はインバー
タ、１４は切替指示線、１５はマイクロプログラムアド
レス停止線、１６は解除指示線、１７はクロック線であ
る。
、１はマイクロプログラム制御メモリ（Ｃ８）、２はＣ
Ｓアドレス停止制御メモリ（Ｃ８ＡＨＭ）、３はメモリ
読出レジスタ、４はＣ８読出データ保持部、５はＣ８Ａ
ＨＭ読出データ保持部、６は制御回路、７はメモリアド
レスレジスタ、８は＋１加算回路、９はｓｖｐ、保守パ
ネル等からなる保守診断部、ｌＯは切替回路、１１はフ
リップフロップ、１２はアンドゲート、１３はインバー
タ、１４は切替指示線、１５はマイクロプログラムアド
レス停止線、１６は解除指示線、１７はクロック線であ
る。
第２図は、マイクロプログラム制御メモリ（Ｃ８）１お
よびＣＳアドレス停止制御メモリ（Ｃ８ＡＨＩＶＩ）の
構ａを示す図である。
よびＣＳアドレス停止制御メモリ（Ｃ８ＡＨＩＶＩ）の
構ａを示す図である。
実施例の動作は以下の通ｐである。保守試験者は、マイ
クログログラム命令動作ｆ：ｃｓ１のあるアドレスで停
止させようとする場合、保守診断部９のｓｖｐ、採寸パ
ネル等を使用して停止させたいアドレスのＣ８Ａ）ｆＭ
２のビット（５論理″１″に書替える。壕だ複数（多Ｎ
）のアドレスを停止条件としたい場合は、前記操作を繰
返し、Ｃ８ＡＨＭ２の複数アドレス位置に論理″１”を
書込む。さらに、マイクロプログラムを実行後停止させ
たい場合は、メモリ読出レジスタ３内のＣ８ＡＨＭＭ出
データ保持部５の内容か遇択されるように切替回路１０
を制御し、また、マイクロプログラム実行前に停止させ
たい場合ＵＣ８ＡＨＭ２からの直接のＭＣ出データが選
択されるように切を？回路１０を制御する０上記の準備
を行なった後、マイクロプログラムを走行させる。そし
て、マイクロプログラム走行中に対応するアドレスのＣ
８ＡＩ（Ｍ２のビットが１”のマイクロプログラムがＵ
Ｃ出されると、Ｃ８ＡＨＭ２からの直接の読出しデータ
またはいったんメモリ読出レジスタ３にセントされたデ
ータが切替回路１０を通ってフリップフロップ１１にセ
ットされる０この７リツプ７０ツブ１１のセントによシ
、マイクロプログラムアドレス停止線１５が論理″０”
となり、アンドゲート１２を禁止状態とし、メモリ読出
レジスタ３およびメモリアドレスレジスタ７は停止状態
となる０保守試験者は、この状態でデバッグに心太な情
報を収集する０以抜の１ステツプ（１クロツク）の実行
は既存の一般の機能を利用して行なわれる。
クログログラム命令動作ｆ：ｃｓ１のあるアドレスで停
止させようとする場合、保守診断部９のｓｖｐ、採寸パ
ネル等を使用して停止させたいアドレスのＣ８Ａ）ｆＭ
２のビット（５論理″１″に書替える。壕だ複数（多Ｎ
）のアドレスを停止条件としたい場合は、前記操作を繰
返し、Ｃ８ＡＨＭ２の複数アドレス位置に論理″１”を
書込む。さらに、マイクロプログラムを実行後停止させ
たい場合は、メモリ読出レジスタ３内のＣ８ＡＨＭＭ出
データ保持部５の内容か遇択されるように切替回路１０
を制御し、また、マイクロプログラム実行前に停止させ
たい場合ＵＣ８ＡＨＭ２からの直接のＭＣ出データが選
択されるように切を？回路１０を制御する０上記の準備
を行なった後、マイクロプログラムを走行させる。そし
て、マイクロプログラム走行中に対応するアドレスのＣ
８ＡＩ（Ｍ２のビットが１”のマイクロプログラムがＵ
Ｃ出されると、Ｃ８ＡＨＭ２からの直接の読出しデータ
またはいったんメモリ読出レジスタ３にセントされたデ
ータが切替回路１０を通ってフリップフロップ１１にセ
ットされる０この７リツプ７０ツブ１１のセントによシ
、マイクロプログラムアドレス停止線１５が論理″０”
となり、アンドゲート１２を禁止状態とし、メモリ読出
レジスタ３およびメモリアドレスレジスタ７は停止状態
となる０保守試験者は、この状態でデバッグに心太な情
報を収集する０以抜の１ステツプ（１クロツク）の実行
は既存の一般の機能を利用して行なわれる。
なお、フリップフロップ１１のリセツトは、保守診断部
９のｓｖｐ、保守パネル等により杓なわれる〇 （へ）発明の効果 本発明によれば、比較的少量のハードウェアを追加する
のみで効率よく保守・診断動作を実行することが可能と
なシ、その効果は犬である。
９のｓｖｐ、保守パネル等により杓なわれる〇 （へ）発明の効果 本発明によれば、比較的少量のハードウェアを追加する
のみで効率よく保守・診断動作を実行することが可能と
なシ、その効果は犬である。
第１図は本発明による実施例のブロック図、第２図はマ
イクロプログラム制御メモリおよびＣＳアドレス１苧止
制御メモリの構成を示す図である。 第１図において、１はマイクロプログラム制御メモリ、
２にＣＳアドレス停止制御メモ１ハ３は□゛１１□ リノグフ計ノブ、１５はマイクロプログラムアドレス停
止線である。
イクロプログラム制御メモリおよびＣＳアドレス１苧止
制御メモリの構成を示す図である。 第１図において、１はマイクロプログラム制御メモリ、
２にＣＳアドレス停止制御メモ１ハ３は□゛１１□ リノグフ計ノブ、１５はマイクロプログラムアドレス停
止線である。
Claims (1)
- マイクロプログラムを格納するメモリと、該制御メモリ
からの読出データを保持する読出レジスタをそなえ、該
読出レジスタの内容にしたがってマイクロプログラム制
御動作が行なわれるデータ処理装置において、上記制御
メモリと同一のアドレス領域を有し各々のアドレスに１
ビツトからなるマイクロプログラム走行停止指示情報が
格納ｎ」能に構成された診断制御メモリと、該診断？５
１制御メモリからの読出データを保持する診断制御メモ
リ読出レジスタと、上記診断制御メモリからの直接の読
出データと上記診断制御メモリ読出レジスタからの出力
データとのいずれかを選択する切替回路と、該切替回路
の出力を保持する診断制御情報保持手段をそなえ、上記
診断制御情報保持手段にマイクロプログラム走行停止指
示情報が保持せしめられた時点においてマイクロプログ
ラムの走行を停止させるよう構成したこと全特徴とする
マイクロプログラムの診断処理方式０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16892082A JPS5958548A (ja) | 1982-09-28 | 1982-09-28 | マイクロプログラムの診断処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16892082A JPS5958548A (ja) | 1982-09-28 | 1982-09-28 | マイクロプログラムの診断処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958548A true JPS5958548A (ja) | 1984-04-04 |
Family
ID=15877001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16892082A Pending JPS5958548A (ja) | 1982-09-28 | 1982-09-28 | マイクロプログラムの診断処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958548A (ja) |
-
1982
- 1982-09-28 JP JP16892082A patent/JPS5958548A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61182160A (ja) | デ−タ処理装置 | |
| IT969830B (it) | Sistema perfezionato per la ricerca e determinazione di errori in un sistema per la elaborazione dei dati | |
| JPS5958548A (ja) | マイクロプログラムの診断処理方式 | |
| JPS55124847A (en) | Data processor | |
| JPS5913785B2 (ja) | 情報処理装置 | |
| JPS6075938A (ja) | タイマ−割込み時のデイスパツチ方式 | |
| JPS60262251A (ja) | マイクロプロセツサ開発支援装置 | |
| JPS5459847A (en) | Control system for page control data process system | |
| JPH0133856B2 (ja) | ||
| JPS61193255A (ja) | 高速中央処理装置の動作方法 | |
| JPS6148049A (ja) | メモリ・アクセスのチエツク装置 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH0113142B2 (ja) | ||
| JPS5822765B2 (ja) | 電子計算機システムにおけるプログラムロ−ド方式 | |
| Neumann | Disk-based program swapping in 8080-based microcomputers | |
| JPS5968067A (ja) | 走行ステツプ数指定処理方式 | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS61221835A (ja) | 記憶装置制御方式 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| JPS613251A (ja) | 処理装置のプログラムデバツグ機構 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH05334192A (ja) | Ｃｐｕアドレス変換方式 | |
| JPH02144643A (ja) | メモリ切替方式 | |
| JPS57168359A (en) | Data processing system |