JPS5960362A - ピ−ク値ホ−ルド回路 - Google Patents
ピ−ク値ホ−ルド回路Info
- Publication number
- JPS5960362A JPS5960362A JP17126282A JP17126282A JPS5960362A JP S5960362 A JPS5960362 A JP S5960362A JP 17126282 A JP17126282 A JP 17126282A JP 17126282 A JP17126282 A JP 17126282A JP S5960362 A JPS5960362 A JP S5960362A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- voltage
- collector
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of AC or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はピーク値ボールド回路に係り、特に集債回路に
適したピーク値ボールド回路の改良に関する。
適したピーク値ボールド回路の改良に関する。
（２） 技術の背景
ピーク値をボールドする回路としては種々の回路が提案
されている。特に差動増幅器構成とカレントミラー回路
を組合せた負帰還増幅器構成によりピーク値をボールド
する回路では差動増幅器部にＮ Ｐ Ｎ構成のトランジ
スタが用いられているか差動増幅器を構成する２つのト
ランジスタの入出力電圧間の差電圧が低い問題があった
。
されている。特に差動増幅器構成とカレントミラー回路
を組合せた負帰還増幅器構成によりピーク値をボールド
する回路では差動増幅器部にＮ Ｐ Ｎ構成のトランジ
スタが用いられているか差動増幅器を構成する２つのト
ランジスタの入出力電圧間の差電圧が低い問題があった
。
（３） 従来技術の問題点
第１図は上記した差動増幅器と力］／ントミラー回路を
用いたピーク値ボールド回路図であり、第１のＮＰＮ極
性のトランジスタＱ１と同し極性の第２の１−ランジス
タＱ２のエミッタをノ（通接続し一〇Ｈ１１を接地電位
源已に接続した定電流源１１ＥＩＥを」二記第１及び第
２のトランジスタＱｌ、Ｑ２の共通エミッタ接続点に接
続すると共に、第１の１−ランジスタＱｌのベースに例
えば第２図に示すような人力信号波形を持つ電圧Ｖ１Ｎ
を加え、第２のトランジスタＱ２にはボールド用のコン
デンサＣの一端が接続され、コンデンサＣの他端は接地
電位に接続され、第２のトランジスタＱ２のベースと接
地間の出力電圧■。、は入力電圧Ｖ 、、、に等しい電
圧が１８られるようになされている。
用いたピーク値ボールド回路図であり、第１のＮＰＮ極
性のトランジスタＱ１と同し極性の第２の１−ランジス
タＱ２のエミッタをノ（通接続し一〇Ｈ１１を接地電位
源已に接続した定電流源１１ＥＩＥを」二記第１及び第
２のトランジスタＱｌ、Ｑ２の共通エミッタ接続点に接
続すると共に、第１の１−ランジスタＱｌのベースに例
えば第２図に示すような人力信号波形を持つ電圧Ｖ１Ｎ
を加え、第２のトランジスタＱ２にはボールド用のコン
デンサＣの一端が接続され、コンデンサＣの他端は接地
電位に接続され、第２のトランジスタＱ２のベースと接
地間の出力電圧■。、は入力電圧Ｖ 、、、に等しい電
圧が１８られるようになされている。
第１のトランジスタＱ１のコレクタはカレントミラー回
路を構成する第３のトランジスタのコレクタに接続され
、第２の］・ランジスクＱ２のコレクタは同じくカレン
１へミラー回路を構成するダイオードＱ４の陰極側と第
３のトランジスタＱ３のベースに接続され、第３のトラ
ンジスタＱ３のエミッタとダイオードＱ４の陽極は電圧
源Ｖｃｃに接続されている。
路を構成する第３のトランジスタのコレクタに接続され
、第２の］・ランジスクＱ２のコレクタは同じくカレン
１へミラー回路を構成するダイオードＱ４の陰極側と第
３のトランジスタＱ３のベースに接続され、第３のトラ
ンジスタＱ３のエミッタとダイオードＱ４の陽極は電圧
源Ｖｃｃに接続されている。
第５のトランジスタＱ５のエミッタは電圧源Ｖｃｃに一
ルクタは第２のトランジスタＱ２のへ一スに接続され、
第５のトランジスタＱ５のベースは第１及び第３のトラ
ンジスタの−Ｊコレクタ接続さている。
ルクタは第２のトランジスタＱ２のへ一スに接続され、
第５のトランジスタＱ５のベースは第１及び第３のトラ
ンジスタの−Ｊコレクタ接続さている。
上記の回路構成によれば第１及び第２の１−ランジスタ
Ｑ１．Ｑ２は差動増幅器を構成し第３のトランジスタＱ
３とダイオ−１・Ｑ４はアクティブロー ｌ’としての
カレントミラー回路であり、第１及び第２のトランジス
タＱ１．Ｑ２のベースに加えられた入力電圧■１，４と
コンデンサＣに充電された電圧、ずなわらＶ。ｕＴがバ
ランスしていれば第２の１−ランシスタＱ２のコレクタ
に流れる電流は第３のトランジスタＱ３とダイオ−１”
Ｑ ａのペアで反転されて第３のトランジスタＱ３の
コレクタに導出されて第１のトランジスタＱ１に流れ込
むため第５のトランジスタＱ５のベースには電流は流さ
れず不動作状態である。この状態から第１のトランジス
タＱ１のへ＝−スミ圧が第２の１−ランジスタＱ２のヘ
−スミ圧より高くなれば第１のトランジスタのコレクタ
電流が多くなって第５のトランジスタＱ５のベースを引
っ張って第５のトランジスタのコレクタの電圧ずなわら
Ｖ。Ｕ、の電位が上昇し。
Ｑ１．Ｑ２は差動増幅器を構成し第３のトランジスタＱ
３とダイオ−１・Ｑ４はアクティブロー ｌ’としての
カレントミラー回路であり、第１及び第２のトランジス
タＱ１．Ｑ２のベースに加えられた入力電圧■１，４と
コンデンサＣに充電された電圧、ずなわらＶ。ｕＴがバ
ランスしていれば第２の１−ランシスタＱ２のコレクタ
に流れる電流は第３のトランジスタＱ３とダイオ−１”
Ｑ ａのペアで反転されて第３のトランジスタＱ３の
コレクタに導出されて第１のトランジスタＱ１に流れ込
むため第５のトランジスタＱ５のベースには電流は流さ
れず不動作状態である。この状態から第１のトランジス
タＱ１のへ＝−スミ圧が第２の１−ランジスタＱ２のヘ
−スミ圧より高くなれば第１のトランジスタのコレクタ
電流が多くなって第５のトランジスタＱ５のベースを引
っ張って第５のトランジスタのコレクタの電圧ずなわら
Ｖ。Ｕ、の電位が上昇し。
ホールド用のコンデンサＣに充電がなされ、この光重々
圧が第１のｌ−ランジスタＱ１のベースに加えられた入
力電圧■１．４と同じ状態になると充電が停止されて上
記したバランス状態となってピーク値のボールドがなさ
れる。また入力電圧ＶＪｌ ＋ すなわち第１のトラン
ジスタＱ１に加わる電圧が第２のｌ−ランジスクＱ２の
ベースに加わる（出力電圧Ｖ ＣＩＪＴ電圧より低くな
っても第２のトランジスタＱ２の電流が多くなって第３
の１−ランジスタＱ３のコレクタ電流の方が第１のトラ
ンジスタＱ１のコレクタ電流より多くなり第５の１−ラ
ンジスタＱ５のエミソターベースが短絡された状態とな
り第５のトランジスタＱ５はオフ状態となり■ヮ、は変
化されずボールドされた状態を保）ことになる。
圧が第１のｌ−ランジスタＱ１のベースに加えられた入
力電圧■１．４と同じ状態になると充電が停止されて上
記したバランス状態となってピーク値のボールドがなさ
れる。また入力電圧ＶＪｌ ＋ すなわち第１のトラン
ジスタＱ１に加わる電圧が第２のｌ−ランジスクＱ２の
ベースに加わる（出力電圧Ｖ ＣＩＪＴ電圧より低くな
っても第２のトランジスタＱ２の電流が多くなって第３
の１−ランジスタＱ３のコレクタ電流の方が第１のトラ
ンジスタＱ１のコレクタ電流より多くなり第５の１−ラ
ンジスタＱ５のエミソターベースが短絡された状態とな
り第５のトランジスタＱ５はオフ状態となり■ヮ、は変
化されずボールドされた状態を保）ことになる。
上記のように構成し、且つ動作させることでピーク値を
ホールドさせることができるが、第１及び第２のトラン
ジスタＱ＋及びＱ２で差動増巾器を構成するＮＰＮ ｌ
−ランジスタのベース・エミノク間電圧■ 耐圧は通電
６■程度のため■。ＬＩＴの出力電圧が■、、の入力電
圧に比べて６■以上になると（実際にはＶ ＋Ｖ
＝６Ｖ４０．７Ｖ〜７Ｖ）第２のトランジスタＱ２のベ
ースから第１の１−ランジスタＱｌのベースへ放電が起
りポールトコンデンザＣに充電された電圧の保持が困９
１１ｔとなる。
ホールドさせることができるが、第１及び第２のトラン
ジスタＱ＋及びＱ２で差動増巾器を構成するＮＰＮ ｌ
−ランジスタのベース・エミノク間電圧■ 耐圧は通電
６■程度のため■。ＬＩＴの出力電圧が■、、の入力電
圧に比べて６■以上になると（実際にはＶ ＋Ｖ
＝６Ｖ４０．７Ｖ〜７Ｖ）第２のトランジスタＱ２のベ
ースから第１の１−ランジスタＱｌのベースへ放電が起
りポールトコンデンザＣに充電された電圧の保持が困９
１１ｔとなる。
ずなわら■１．１とＶ。Ｕ１間の差電圧値が低いという
欠点を杓する。
欠点を杓する。
（４） 発明の目的
本発明は上記欠点に鑑みなされたものてあり。
べ＝ス・エミッタ間耐圧電圧の高いラテラルＰ Ｎ Ｉ
） ｌ・ランジスクを第１及び第２の差動増ＩＩＩ器に
用いて差電圧値の高いピーク値ボールド回路を提供する
ことを目的とするものである。
） ｌ・ランジスクを第１及び第２の差動増ＩＩＩ器に
用いて差電圧値の高いピーク値ボールド回路を提供する
ことを目的とするものである。
（５） 発明の構成
上記目的は本発明によれば第１及び第２の同一・極性ト
ランジスタの各エミッタを接地電位等の最低電位に接続
し、各コレクタを該第１及び第２の１−ランジスタとは
反対極性の第３及び第４のトうンジスタのエミッタに接
続し、第１及び第２のトランジスタのヘ−スに第１及び
第２の入力を加えて差動増幅器構成とし、上記第３及び
第４のトランジスタの各」レクタは定電流駆動源に接続
され。
ランジスタの各エミッタを接地電位等の最低電位に接続
し、各コレクタを該第１及び第２の１−ランジスタとは
反対極性の第３及び第４のトうンジスタのエミッタに接
続し、第１及び第２のトランジスタのヘ−スに第１及び
第２の入力を加えて差動増幅器構成とし、上記第３及び
第４のトランジスタの各」レクタは定電流駆動源に接続
され。
第３及び第４のＩ−ランジスタのヘ−スは共通接続され
ると共に第３または第４の１−ランジスクのコレクタと
接続され、第３のトランジスタのコレクタより次段の増
幅器へ信号を取り出してなることを特徴とするピーり値
ボールド回路によって達成される。
ると共に第３または第４の１−ランジスクのコレクタと
接続され、第３のトランジスタのコレクタより次段の増
幅器へ信号を取り出してなることを特徴とするピーり値
ボールド回路によって達成される。
（６） 発明の実施例
以下、第３図乃至第５図について本発明を説明する。
第３図は本発明の一実施例を示すもので、第１及び第２
のトランジスクＱ１．Ｑ２はラテラルＰＮＰ型トランジ
スタを用いる。一般に集積回路にお番」るＩ） Ｎ Ｐ
型１−ランジスタの■ の逆電圧はＮＰＮ型トランジス
タのベース・コレクタ逆電圧と等価であり、ＮＰＮＩ・
ランジスタの■ に比べて高くとれる。第１及び第２の
トランジスタＱ Ｉ。
のトランジスクＱ１．Ｑ２はラテラルＰＮＰ型トランジ
スタを用いる。一般に集積回路にお番」るＩ） Ｎ Ｐ
型１−ランジスタの■ の逆電圧はＮＰＮ型トランジス
タのベース・コレクタ逆電圧と等価であり、ＮＰＮＩ・
ランジスタの■ に比べて高くとれる。第１及び第２の
トランジスタＱ Ｉ。
のトランジスクＱ１の一＼−スには入力電圧Ｖ ＩＮを
加え第２のトランジスタＱ２の・＼−スはボールド用の
コンデンサＣの一端に１妄続され、該」ンデンザＣの他
端は接地されている。更に第１及び第２の１ランジスク
Ｑｌ ＋ Ｑ ２のエミッタは第１及び第２の１−ラン
ジスクとは反対極性でＮ Ｐ Ｎ極性の第３及び第４の
トランジスタＱ３’・ Ｑａ’のエミッタに接続され、
第３及び第４のトランジスタＱ３′、Ｑａ’のベースは
共通接続されると共に各コレクタは第１及び第２の定電
流源Ｉ Ｅ ＩＥ ＋ 。
加え第２のトランジスタＱ２の・＼−スはボールド用の
コンデンサＣの一端に１妄続され、該」ンデンザＣの他
端は接地されている。更に第１及び第２の１ランジスク
Ｑｌ ＋ Ｑ ２のエミッタは第１及び第２の１−ラン
ジスクとは反対極性でＮ Ｐ Ｎ極性の第３及び第４の
トランジスタＱ３’・ Ｑａ’のエミッタに接続され、
第３及び第４のトランジスタＱ３′、Ｑａ’のベースは
共通接続されると共に各コレクタは第１及び第２の定電
流源Ｉ Ｅ ＩＥ ＋ 。
ｌ Ｅ Ｅ ２に接続され、第４のトランジスタＱａ’
のコレクタと上記ベースの共通接続点が接続され。
のコレクタと上記ベースの共通接続点が接続され。
第５の１−ランジスタＱ５のベースと第３のトランジス
タ０３′のコレクタ間が接続され、第５のＩ・ランジス
タＱ５’のコレクタと第１及び第２の定電流源Ｉ Ｅ
Ｅ ＋ 、 Ｉ ＩＥ Ｅ ２は電圧源Ｖｃｃに接続
され、更に第５の１−ランジスタＱ５′のエミッタはダ
イオードＱ６の陽極に接続され、陰極は第２の１〜ラン
ジスクＱ２のベースに接続されている。
タ０３′のコレクタ間が接続され、第５のＩ・ランジス
タＱ５’のコレクタと第１及び第２の定電流源Ｉ Ｅ
Ｅ ＋ 、 Ｉ ＩＥ Ｅ ２は電圧源Ｖｃｃに接続
され、更に第５の１−ランジスタＱ５′のエミッタはダ
イオードＱ６の陽極に接続され、陰極は第２の１〜ラン
ジスクＱ２のベースに接続されている。
上記構成におりＪる動作を説明するに第１及び第３の１
−ランジスクＱ１とＱ３は第１の定電流源ｌ ＥＥ Ｅ
＋より、第２及び第４のトランジスタＱ ２ 。
−ランジスクＱ１とＱ３は第１の定電流源ｌ ＥＥ Ｅ
＋より、第２及び第４のトランジスタＱ ２ 。
Ｑａ’は第２の定電流源ＩＥＥ２より同し電流が流され
ているものとすると、第２及び第４のトランジスタＱ２
．Ｑ４′と第１及び第３のトランジスタＱｌ、Ｑ３′の
ＰＮ接合部分のダイオード部分の電圧が等しげればバラ
ンス状態にあるが、第１のトランジスタＱ、のベース電
圧が第２のトランジスクＱ２のベース電圧に比べて高く
なると第１のトランジスタＱ１の電流が多くなってその
分第５のトランジスタＱ５のベースに流れコンデンサＣ
を第１図と同様に充電する。充電すると、第２及び第４
の１−ランジスタＱ３．Ｑ４’のダイオード電圧が高く
なりＶＩＮ電圧と等しい電圧になったとき第３の１−ラ
ンジスタＱ３’のコレクタの電流を吸収し゛ζ第５のｌ
−ランジスタＱ５をオフ状態とし入力電圧■、５、以上
の電圧にはならず、入力電圧が土性すれば、それに伴っ
て出力電圧も追随する。かくして入力電圧のピーク値が
ホールドできる。
ているものとすると、第２及び第４のトランジスタＱ２
．Ｑ４′と第１及び第３のトランジスタＱｌ、Ｑ３′の
ＰＮ接合部分のダイオード部分の電圧が等しげればバラ
ンス状態にあるが、第１のトランジスタＱ、のベース電
圧が第２のトランジスクＱ２のベース電圧に比べて高く
なると第１のトランジスタＱ１の電流が多くなってその
分第５のトランジスタＱ５のベースに流れコンデンサＣ
を第１図と同様に充電する。充電すると、第２及び第４
の１−ランジスタＱ３．Ｑ４’のダイオード電圧が高く
なりＶＩＮ電圧と等しい電圧になったとき第３の１−ラ
ンジスタＱ３’のコレクタの電流を吸収し゛ζ第５のｌ
−ランジスタＱ５をオフ状態とし入力電圧■、５、以上
の電圧にはならず、入力電圧が土性すれば、それに伴っ
て出力電圧も追随する。かくして入力電圧のピーク値が
ホールドできる。
また、コンデンサＣと第５の１−ランジスタＱ５のエミ
ッタ間に接続されたダイオードＱ６はコンデンサＣに充
電々圧がチャージされていて第１のトランジスタＱＩの
ベース電圧が低（なったとすると第３の１−ランジスタ
Ｑ３’のコレクタ電位が下り第５の１−ランジスタＱ５
のベース・エミッタが逆バイアスされるための保護用の
ものである。
ッタ間に接続されたダイオードＱ６はコンデンサＣに充
電々圧がチャージされていて第１のトランジスタＱＩの
ベース電圧が低（なったとすると第３の１−ランジスタ
Ｑ３’のコレクタ電位が下り第５の１−ランジスタＱ５
のベース・エミッタが逆バイアスされるための保護用の
ものである。
第４図は本発明の他の実施例を示すもので第３図の場合
は第４の１−ランシスタＱａ′のコレクタとベース間を
短絡させであるため第３及び第４のトランジスタＱ３’
、Ｑａ’のベースに供給するための電流は第２の定電流
源１ ｆＥ Ｅ ２から供給され゛てい）こ。
は第４の１−ランシスタＱａ′のコレクタとベース間を
短絡させであるため第３及び第４のトランジスタＱ３’
、Ｑａ’のベースに供給するための電流は第２の定電流
源１ ｆＥ Ｅ ２から供給され゛てい）こ。
このため第１の定電流源Ｉ Ｅ Ｅ ＋は第３のトラン
ジスタＱ３′のコレクタのめに電流を供給するだりでよ
いが第２の定電流ｄ９１ Ｅ Ｅ ２では第４の１−ラ
ンジスタＱａ′のコレクタと第３及び第４の１〜ランジ
スタＱ：Ｉ’、Ｑ４’のベースにも電流を供給しなりれ
ばならないために第１及び第２の定電流源Ｉ ＩＦ、
Ｔ”、 ＋とＩ Ｅ ｒＥ ２でばアンバランス状態と
なる欠点があった。そこで第２の定電流源ＩＰ、Ｅ２よ
り第３及び第４のトランジスタ０３′。
ジスタＱ３′のコレクタのめに電流を供給するだりでよ
いが第２の定電流ｄ９１ Ｅ Ｅ ２では第４の１−ラ
ンジスタＱａ′のコレクタと第３及び第４の１〜ランジ
スタＱ：Ｉ’、Ｑ４’のベースにも電流を供給しなりれ
ばならないために第１及び第２の定電流源Ｉ ＩＦ、
Ｔ”、 ＋とＩ Ｅ ｒＥ ２でばアンバランス状態と
なる欠点があった。そこで第２の定電流源ＩＰ、Ｅ２よ
り第３及び第４のトランジスタ０３′。
Ｑａ′（７）ベースへの電流供給にハノソア用の第７の
トランジスタＱ７を用いて第２の定電流源Ｉ Ｅ Ｅ
２に第７のトランジスタのへ＝スを接続すると共にエミ
ッタを第３及び第４の１−ランジスタＱ３ ’、 Ｑ
ａ ′の共通接続ヘ−スに接続し、コレクタを電圧源Ｖ
にＣに接続するようにしたものである。
トランジスタＱ７を用いて第２の定電流源Ｉ Ｅ Ｅ
２に第７のトランジスタのへ＝スを接続すると共にエミ
ッタを第３及び第４の１−ランジスタＱ３ ’、 Ｑ
ａ ′の共通接続ヘ−スに接続し、コレクタを電圧源Ｖ
にＣに接続するようにしたものである。
かくずればベース電流は１／βとなってバランス状態を
よくすることが可能となる。
よくすることが可能となる。
他の構成は第３図と同様なので詳細な説明は省略する。
また、第１のトランジスタＱ＋と第３のトランジスタＱ
３’に流れる電流を１１とし、第１及び第３の１−ラン
ジスクの面積を３１．Ｓ３とし、第２のトランジスタＱ
２と第４のトランジスタＱａ′に流れる電流を１２とし
、第２及び第４のＩ−ランジスクの面積をＳ２．Ｓａと
ずれば電流ＩＩ、！２は Ｓ １ ・ ３３／１ｌ＝３２ ・ Ｓ ａ ／ ｌ
２の関係にあればよく第１及び第２の定電流源ｌ
Ｆ、Ｅ ＋ 、 Ｉ Ｉｕ ＩＥ ２ （７）電流を
第３図の如＜ Ｊ−ずしも同一にする必要はない。
３’に流れる電流を１１とし、第１及び第３の１−ラン
ジスクの面積を３１．Ｓ３とし、第２のトランジスタＱ
２と第４のトランジスタＱａ′に流れる電流を１２とし
、第２及び第４のＩ−ランジスクの面積をＳ２．Ｓａと
ずれば電流ＩＩ、！２は Ｓ １ ・ ３３／１ｌ＝３２ ・ Ｓ ａ ／ ｌ
２の関係にあればよく第１及び第２の定電流源ｌ
Ｆ、Ｅ ＋ 、 Ｉ Ｉｕ ＩＥ ２ （７）電流を
第３図の如＜ Ｊ−ずしも同一にする必要はない。
第５図は本発明の更に他の実施例を示すものであり第３
及び第４のトランジスタＱａ’、Ｑａ′のヘ−スを共通
接続した点に供給するベース電流は第１の定電流源ＩＥ
Ｅ＋より与えられ、第５のトランジスタをＰ Ｎ ｌ）
型となし第３図の如くエミノクフメ１」アー構成と川ず
エミッタ接地としたものであり、タイオードＱ６を省１
１Ｉｌ）させることが可能となる。
及び第４のトランジスタＱａ’、Ｑａ′のヘ−スを共通
接続した点に供給するベース電流は第１の定電流源ＩＥ
Ｅ＋より与えられ、第５のトランジスタをＰ Ｎ ｌ）
型となし第３図の如くエミノクフメ１」アー構成と川ず
エミッタ接地としたものであり、タイオードＱ６を省１
１Ｉｌ）させることが可能となる。
第５図の場合もバッファ用のトランジスタを用いたり、
第１乃至第４のトランジスタＱ１乃至Ｑ４の面積の関係
が定まれば必ずしも第１及び第２の定電流源ＩＥＩＦ、
ｌ、１ＥＩＥ２の電流を同一にしなくてもよいことは明
らかである。
第１乃至第４のトランジスタＱ１乃至Ｑ４の面積の関係
が定まれば必ずしも第１及び第２の定電流源ＩＥＩＦ、
ｌ、１ＥＩＥ２の電流を同一にしなくてもよいことは明
らかである。
（６） 発明の効果
本発明は叙上の如く構成し５且つ動作するので■１１、
Ｖ ＯＵＴ間の差電圧値を高くとれると共に第１及び
第２のトランジスタＱｌ、Ｑ２で構成した差動増幅器の
各コレクタを接地電位に落しであるため、υＬ来の構成
の様に第１及び第２の１−ランジスタＱｌ、Ｑ２のベー
ス、エミソク間電圧Ｖ＝０．７Ｖ以」二でなりれば動作
しないことはなく、接地電位から第１及び第２のトラン
ジスタをり３作させることもできる特徴を有する。
Ｖ ＯＵＴ間の差電圧値を高くとれると共に第１及び
第２のトランジスタＱｌ、Ｑ２で構成した差動増幅器の
各コレクタを接地電位に落しであるため、υＬ来の構成
の様に第１及び第２の１−ランジスタＱｌ、Ｑ２のベー
ス、エミソク間電圧Ｖ＝０．７Ｖ以」二でなりれば動作
しないことはなく、接地電位から第１及び第２のトラン
ジスタをり３作させることもできる特徴を有する。
第１図は従来のピーク値ボールド回路、第２図は第１図
の波形説明図、第３図は本発明の１実施例を示すビーク
値ボールド“回路、第４図は本発明の他の実施例を示す
ビーク値ボールド回路、第５図は本発明の更に他の実施
例を示すビーり値ホールド回路である。 Ｑｌ、Ｑ２．Ｑａ、Ｑａ ′、０４ ′、Ｑ５゜Ｑｌ・
・・第１乃至第５及び第７の１〜ランジスタ、Ｑ ａ
、 Ｑ ａ ・ ・ ・ダイオード、 Ｃ・
・ ・二１ンデンザ、 ＩＩＥＩＥ＋、ＩｆシＥ２
・・・・・第１及び第２の定電流源。 第１図 第２図 →Ｂｉｒｄ’ｌｔ
の波形説明図、第３図は本発明の１実施例を示すビーク
値ボールド“回路、第４図は本発明の他の実施例を示す
ビーク値ボールド回路、第５図は本発明の更に他の実施
例を示すビーり値ホールド回路である。 Ｑｌ、Ｑ２．Ｑａ、Ｑａ ′、０４ ′、Ｑ５゜Ｑｌ・
・・第１乃至第５及び第７の１〜ランジスタ、Ｑ ａ
、 Ｑ ａ ・ ・ ・ダイオード、 Ｃ・
・ ・二１ンデンザ、 ＩＩＥＩＥ＋、ＩｆシＥ２
・・・・・第１及び第２の定電流源。 第１図 第２図 →Ｂｉｒｄ’ｌｔ
Claims (2)
- （１） 第１及び第２の同一極性トランジスタの各コレ
クタを接地電位等の最低電位に接続し、各エミッタを該
第１及び第２のトランジスタとは反対極性の第３及び第
４のトランジスタのエミッタに接続し、第１及び第２の
トランジスタのベースに第１及び第２の入力を加えて差
動増幅器構成とし、上記第３及び第４のトランジスタの
各コレクタは定電流駆動源に接続され、第３及び第４の
トランジスタのベースは共通接続されると共に第３また
は第４の１−“ランジスタのコレクタと接続され。 第３のトランジスタのコレクタより次段の増幅段へ信号
を取り出してなることを特徴とするピーク値ボールド回
路。 - （２） 第１乃至第４のトランジスタの面積をＳ＋乃至
Ｓ４とすると共に第３及び第１のトランジスタと第４及
び第２の１−ランジスタに流れる電流を１＋及びＩ２と
したとき１次の関係の電流比Ｓ１・３３′／ＩＩ＝Ｓ２
・Ｓ ４ ／ ＋ ２にあることを特徴とする特許ａ？
ｉ求範囲第１項記載のピーク値ボールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17126282A JPS5960362A (ja) | 1982-09-30 | 1982-09-30 | ピ−ク値ホ−ルド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17126282A JPS5960362A (ja) | 1982-09-30 | 1982-09-30 | ピ−ク値ホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960362A true JPS5960362A (ja) | 1984-04-06 |
| JPH0225465B2 JPH0225465B2 (ja) | 1990-06-04 |
Family
ID=15920064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17126282A Granted JPS5960362A (ja) | 1982-09-30 | 1982-09-30 | ピ−ク値ホ−ルド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960362A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155865A (ja) * | 1984-12-28 | 1986-07-15 | Toshiba Corp | ピ−クホ−ルド回路 |
-
1982
- 1982-09-30 JP JP17126282A patent/JPS5960362A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61155865A (ja) * | 1984-12-28 | 1986-07-15 | Toshiba Corp | ピ−クホ−ルド回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0225465B2 (ja) | 1990-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH0580163B2 (ja) | ||
| JPH0452649B2 (ja) | ||
| JPS61214808A (ja) | 増幅回路 | |
| JPS5960362A (ja) | ピ−ク値ホ−ルド回路 | |
| JPS61214605A (ja) | 増幅回路 | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPH0480406B2 (ja) | ||
| JPS58147211A (ja) | 集積可能な差動増幅器 | |
| JPS59119908A (ja) | プツシユプル出力回路 | |
| JPH01223807A (ja) | 出力回路 | |
| JPH0258911A (ja) | 電力増幅回路 | |
| JPH04218884A (ja) | 演算増幅回路 | |
| JP3309878B2 (ja) | アンプ | |
| JPS6075107A (ja) | ホ−ル素子用増幅器 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS59156010A (ja) | 出力増幅器のドライバ段回路 | |
| JPH026684Y2 (ja) | ||
| JPH09270693A (ja) | レベル変換回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0918252A (ja) | 高電圧演算増幅器の出力段 | |
| JPS63245105A (ja) | 片側出力差動増幅器 | |
| JPS5846713A (ja) | レベルシフト回路 |