JPS5962937A - マイクロコンピユ−タシステムの割り込みベクトル拡張装置 - Google Patents
マイクロコンピユ−タシステムの割り込みベクトル拡張装置Info
- Publication number
- JPS5962937A JPS5962937A JP17360182A JP17360182A JPS5962937A JP S5962937 A JPS5962937 A JP S5962937A JP 17360182 A JP17360182 A JP 17360182A JP 17360182 A JP17360182 A JP 17360182A JP S5962937 A JPS5962937 A JP S5962937A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- vector
- peripheral
- value
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａ１発明の関連する技術分野
この発明は割り込みに対する割り込みハク１−ル値か固
定値であるマイクロコンピュータシステムにおける割り
込みベクトル値の拡張装置に関する。
定値であるマイクロコンピュータシステムにおける割り
込みベクトル値の拡張装置に関する。
（ｂｌ従来技術とその欠点
周辺要素からの割り込みに対し、割り込みベクトル値が
一つの固定値であるマイクロコンビ・メザユニソト（以
下Ｍ Ｐ 、Ｕという）を用いたマイクロコンピュータ
システムでは、従来、ＭＰＵの一つの割り込み信号線に
各周辺要素からの複数の割り込み信号の論理和を人力す
るようにしていた。
一つの固定値であるマイクロコンビ・メザユニソト（以
下Ｍ Ｐ 、Ｕという）を用いたマイクロコンピュータ
システムでは、従来、ＭＰＵの一つの割り込み信号線に
各周辺要素からの複数の割り込み信号の論理和を人力す
るようにしていた。
第１図にこのマイクロコンピュータシステムの概略ブロ
ック図、第２図に同システムにおける割り込み処理の動
作手順を示す。
ック図、第２図に同システムにおける割り込み処理の動
作手順を示す。
第１図において、ＭＰＵＩの割り込み信号端子Ｐには、
オープンコレクタのノット素子６，７を介して周辺ＬＳ
Ｉ２．３からの割り込み信号１．２をそれぞれ論理和で
入力するようにしている。Ｍ Ｉ’） ＬＪ １ば周辺
ＬＳＩ２または周辺ＬＳＩ３から割り込み信号を受ける
と、メモリ４のＸ＠地をアクセスする。
オープンコレクタのノット素子６，７を介して周辺ＬＳ
Ｉ２．３からの割り込み信号１．２をそれぞれ論理和で
入力するようにしている。Ｍ Ｉ’） ＬＪ １ば周辺
ＬＳＩ２または周辺ＬＳＩ３から割り込み信号を受ける
と、メモリ４のＸ＠地をアクセスする。
第３図に示すよ・うに、メモリ４にはＸ番地に割り込め
時の固定ヘタ１−ル値Δが格納されている。ＭＰＵＩは
、この固定ヘクトル値Ａを読み取ると、再ひメモリ４の
Ａ番地をアクセスし、Δ番地以降に格納されている割り
込め解析プログラムの実行を始める。
時の固定ヘタ１−ル値Δが格納されている。ＭＰＵＩは
、この固定ヘクトル値Ａを読み取ると、再ひメモリ４の
Ａ番地をアクセスし、Δ番地以降に格納されている割り
込め解析プログラムの実行を始める。
割り込み解析プログラムでは、第２図に示すように割り
込みの番号、つまり割り込めかとの周辺要素から発生し
たかを調べ、割り込みを行った周辺要素にり・１応して
所定の割り込め処理プログラムを実行する。この例では
、周辺１．３Ｉ２から発生した割り込み１に対してはΔ
Ａ番地以降に格納されている割り込め１処理プ１コグラ
ムを実行し、周辺ＬＳＩ３の割り込め２に対し′ζはＢ
Ｂ番地以降に格納されている割り込み２の処理プログラ
ムを実行することになる。
込みの番号、つまり割り込めかとの周辺要素から発生し
たかを調べ、割り込みを行った周辺要素にり・１応して
所定の割り込め処理プログラムを実行する。この例では
、周辺１．３Ｉ２から発生した割り込み１に対してはΔ
Ａ番地以降に格納されている割り込め１処理プ１コグラ
ムを実行し、周辺ＬＳＩ３の割り込め２に対し′ζはＢ
Ｂ番地以降に格納されている割り込み２の処理プログラ
ムを実行することになる。
なお、割り込めの発生した周辺要素の検出はチップセレ
クト信号を利用し゛Ｃ各周辺要素が備えている割り込み
フラジを検出するごとて行う。
クト信号を利用し゛Ｃ各周辺要素が備えている割り込み
フラジを検出するごとて行う。
このように割り込めに対するヘクトル値が一°っの固定
値である場合は、割り込め解析プログラムの実行によっ
て割り込みの種類の識別を行・）必要かあるしかし、こ
のようなシステムでは、割り込みを行う周辺要素の数が
非常に多くなった場合、割り込めの種類を識別するのに
必要な時間が長くなって割り込めの発生からその処理を
行うまでの時間、ずなわら割り込め応答時間が長くなる
という欠点かあった。（Ｃ１発明の目的 この発明の目的は、割り込みのハク１−ル値が一つの固
定値であってしかも割り込のを起ごず周辺要素が多く接
続されていても、応答時間の短縮出来る、すなわち割り
込のを発生する周辺要素の数に応じて実質的に割り込み
ベクトルを拡張した割り込みヘクトル拡張装置を提供す
ることにある。
値である場合は、割り込め解析プログラムの実行によっ
て割り込みの種類の識別を行・）必要かあるしかし、こ
のようなシステムでは、割り込みを行う周辺要素の数が
非常に多くなった場合、割り込めの種類を識別するのに
必要な時間が長くなって割り込めの発生からその処理を
行うまでの時間、ずなわら割り込め応答時間が長くなる
という欠点かあった。（Ｃ１発明の目的 この発明の目的は、割り込みのハク１−ル値が一つの固
定値であってしかも割り込のを起ごず周辺要素が多く接
続されていても、応答時間の短縮出来る、すなわち割り
込のを発生する周辺要素の数に応じて実質的に割り込み
ベクトルを拡張した割り込みヘクトル拡張装置を提供す
ることにある。
（ｄ１発明の構成および効果
この発明は要約すれば、
割り込みに対する割り込めベタ１−ル値が固定値である
マイクロコンピュータシステムにおいて、割り込め発生
要因となる複数の周辺要素の各々に対応して設りられた
ヘクトル値設定回路と、割り込め受側時に割り込め信号
を出力した周辺要素に対応するベクトル値設定回路の設
定値を取り込む第１のゲート回路と、割り込’）ｙ；Ｌ
ｆ１時のメモリアクセスを無効にする第２のグー１回Ｍ
＆とをｆ苛え、 いずれかの周辺要素から７１１Ｊり込めがあったときに
Ｘ番地のアクセスを禁止し、上記第１のケーｉ−回路を
開いて割り込みをした周辺要素に対応して設けられてい
るベクトル値設定回路の設定値を直接ＭＰＵＩが取り込
む、Ｌ・）にしたことを特徴とする。
マイクロコンピュータシステムにおいて、割り込め発生
要因となる複数の周辺要素の各々に対応して設りられた
ヘクトル値設定回路と、割り込め受側時に割り込め信号
を出力した周辺要素に対応するベクトル値設定回路の設
定値を取り込む第１のゲート回路と、割り込’）ｙ；Ｌ
ｆ１時のメモリアクセスを無効にする第２のグー１回Ｍ
＆とをｆ苛え、 いずれかの周辺要素から７１１Ｊり込めがあったときに
Ｘ番地のアクセスを禁止し、上記第１のケーｉ−回路を
開いて割り込みをした周辺要素に対応して設けられてい
るベクトル値設定回路の設定値を直接ＭＰＵＩが取り込
む、Ｌ・）にしたことを特徴とする。
したがって第３１３２１に示すメモリ割イス１の例では
周辺１．３［２から割り込みがあったときは、ＡΔ番地
のヘクトル値が直接Ｍ Ｐ Ｕ ｌに取り込まれ、また
周辺り、５１３から割り込めがあったときは、１３ Ｂ
番地のハク１−ル値が直接Ｍ Ｐ Ｕ ｌに取り込まれ
ることにな・にＪｏ 以上のようにこの発明によれば、従来のように固定ベク
トル値が格納されているメモリのアクセスをしてさらに
その・＼り１ル埴のアドレスの割り込み解析プ（」グラ
ムを実１″Ｊする必要がない。ずなわら、バー１１“ノ
エアｌ Ｍ ｌ） （Ｊ ｌは直接割り込みの種類に応
したヘクトル値を取り込むことが１１−レＩＳるために
、複数の割り込みに対し°ζ、それに対応した割り込め
処理プ１−１グラムへ直接分岐することか出来、従来の
プし２クラムによる割り込みの解析に要した時間が不必
要にな−って、割り込め応答時間が大幅にへｊ紬すると
いう利点がある。また、割り込め解析のためのブＩ〜１
クラムが不要となるために、その分ブＬ１クラム領域を
増やすことが出来る。
周辺１．３［２から割り込みがあったときは、ＡΔ番地
のヘクトル値が直接Ｍ Ｐ Ｕ ｌに取り込まれ、また
周辺り、５１３から割り込めがあったときは、１３ Ｂ
番地のハク１−ル値が直接Ｍ Ｐ Ｕ ｌに取り込まれ
ることにな・にＪｏ 以上のようにこの発明によれば、従来のように固定ベク
トル値が格納されているメモリのアクセスをしてさらに
その・＼り１ル埴のアドレスの割り込み解析プ（」グラ
ムを実１″Ｊする必要がない。ずなわら、バー１１“ノ
エアｌ Ｍ ｌ） （Ｊ ｌは直接割り込みの種類に応
したヘクトル値を取り込むことが１１−レＩＳるために
、複数の割り込みに対し°ζ、それに対応した割り込め
処理プ１−１グラムへ直接分岐することか出来、従来の
プし２クラムによる割り込みの解析に要した時間が不必
要にな−って、割り込め応答時間が大幅にへｊ紬すると
いう利点がある。また、割り込め解析のためのブＩ〜１
クラムが不要となるために、その分ブＬ１クラム領域を
増やすことが出来る。
ｔｅｌ実施例の説明
第４図はこの発明の実施例である割り込め−、り１ル砿
張装置を用いたマイクロコンビＪ−−タノスデムのブロ
ック図を示す。また、第５１２１は同拡張装置を用いた
ときの割り込め処理動作を示すフローチャーｉ・である
。
張装置を用いたマイクロコンビＪ−−タノスデムのブロ
ック図を示す。また、第５１２１は同拡張装置を用いた
ときの割り込め処理動作を示すフローチャーｉ・である
。
第４図において第１し１と同一構成にある部分は同一符
号を例している。
号を例している。
周辺Ｌ Ｓ Ｉ ２からの割り込め信号１および周辺１
゜Ｓ１３からの割り込め信ｌ＋＋２シ」、それぞれオー
プンコレクタのツノ［・素子６，７を介して論理和でＭ
ｌ）Ｕｌの７＋１１り込み信号端子［）に入力ずろ。し
たかっ−（周辺Ｌ Ｓ Ｉ ２でまたは周辺ＬＳＩ３で
割り込み信号が発ＬＬすると、第１図のシステ゛ムと同
様にＭＰＵＩに対して割と）込ｚノ借り）が出力される
。
゜Ｓ１３からの割り込め信ｌ＋＋２シ」、それぞれオー
プンコレクタのツノ［・素子６，７を介して論理和でＭ
ｌ）Ｕｌの７＋１１り込み信号端子［）に入力ずろ。し
たかっ−（周辺Ｌ Ｓ Ｉ ２でまたは周辺ＬＳＩ３で
割り込み信号が発ＬＬすると、第１図のシステ゛ムと同
様にＭＰＵＩに対して割と）込ｚノ借り）が出力される
。
Ｍ ｌ） ＩＪ １のアルレス出力はメモリ４とともに
デコーダ１０に出力される。ごのデニ１−ダ１０はＭ
１）Ｕｌから割り込み時の固定ヘクトル値Ｘ番地が出力
される吉、アントケート する。アントゲ−１− １ １は」−記のデコーダ１０
からの出力と、Ｍ Ｐ ｔＪ １からの割り込め応答信
号と、割り込み信号端子Ｐに接続されるノット素子１２
の出力とが総てハイである場合にゲート回路１３および
アントゲ−）１４，１５にハイ信号を出力する。ゲート
回路１３は、アントゲ−１−１１の出力がローである場
合にメモリ４のアクセス内容をデータバスＤ１３に乗・
ける。またアンドゲート１５は周辺Ｌ Ｓ Ｉ ２から
割り込みがあって、且つアントゲ−１− １ １の出力
がハイである場合にゲート回路１６を開く。ゲート回路
１６は、周辺ＬＳＩ２が割り込んだとき、その割り込み
ベクトル値を予め設定しておくベクトル値設定回路１７
の設定値をデータバスＤＢに乗せる。さらにアントケー
ト１４は周辺１、Ｓ１２から割り込み信号Ｉが発生して
いない場合であって、１・１つアントケート１１の出力
がハイである場合に、周辺ｌ。
デコーダ１０に出力される。ごのデニ１−ダ１０はＭ
１）Ｕｌから割り込み時の固定ヘクトル値Ｘ番地が出力
される吉、アントケート する。アントゲ−１− １ １は」−記のデコーダ１０
からの出力と、Ｍ Ｐ ｔＪ １からの割り込め応答信
号と、割り込み信号端子Ｐに接続されるノット素子１２
の出力とが総てハイである場合にゲート回路１３および
アントゲ−）１４，１５にハイ信号を出力する。ゲート
回路１３は、アントゲ−１−１１の出力がローである場
合にメモリ４のアクセス内容をデータバスＤ１３に乗・
ける。またアンドゲート１５は周辺Ｌ Ｓ Ｉ ２から
割り込みがあって、且つアントゲ−１− １ １の出力
がハイである場合にゲート回路１６を開く。ゲート回路
１６は、周辺ＬＳＩ２が割り込んだとき、その割り込み
ベクトル値を予め設定しておくベクトル値設定回路１７
の設定値をデータバスＤＢに乗せる。さらにアントケー
ト１４は周辺１、Ｓ１２から割り込み信号Ｉが発生して
いない場合であって、１・１つアントケート１１の出力
がハイである場合に、周辺ｌ。
Ｓ１３に対し′ζ割り込みヘク］−ルの発生を許１ｊＪ
するだめの優先順位信号を出力する。
するだめの優先順位信号を出力する。
上記ケート回路ｌＧ．ヘクトル値設定回路１７。
アン１゛ケート１４，１５，およびノット素子に，１８
は周辺ＬＳＩ’３にも対応して同様の構成て接続される
。ずなわら、ゲート回路１６に対応してグー１回路２０
が、ベクトル値設定回路１７に対応してベクトル値設定
回路２１が、アントゲートに対応してアントゲ−）２２
． ２３が、またツノ１−素子６，１８に対応してノ
・７ ’）素子７．２４かそれぞれ設けられる。前述の
ようにケート回路１６が開くための条件は、アンドケー
ト１１の出力がハイとなｇときであるが、周辺ｔＳ＋ａ
に対応するり°ー１ー回路２０が開くための条件は、ア
ン１す°− １− １ ４の出力がハイ□にあるときで
ある。アンドゲート１４がハイになるときは、周辺１．
、 Ｓ Ｉ ２から割り込みが発生していないときであ
り、周辺り． Ｓ Ｉ ２から割り込め信１・Ｊが発生
しているときはアントゲ−１・１４の出力がＩＪ−であ
る。このため、周辺Ｌ Ｓ Ｉ ３から割り込め２信号
が発生してヘクトル（１６設定回路２１のヘタ１〜ル値
がデータバスＩ） ｒ（に乗せられるのは、周辺１、３
１２で割り込みが発生していなく、目一つ周辺Ｉ、Ｓ１
３において割り込み信号が提住しているときに限られる
。ずなわら、周辺ＬＳＩ２および周辺ＬＳ■３で同時に
割り込みが発生したときには、最初に周辺１．３Ｉ２に
対応する割り込みベクトル値がデータバス上に乗せられ
、その割り込み処理が終了した段階において続いて周−
辺Ｌ Ｓ Ｉ ３に対応する割り込めヘクトル値がデー
タバス上Ｂ上に乗せられるごとになる。アンドゲート２
２の出力は、図示しない三段目の周辺１．、 Ｓ ｌの
デー１一部（アンドケート２２に対応する部分）に接続
されるが、このようにアントゲ−）１４．２２は割り込
みの優先順位を決定するゲートを構成すイ，。
は周辺ＬＳＩ’３にも対応して同様の構成て接続される
。ずなわら、ゲート回路１６に対応してグー１回路２０
が、ベクトル値設定回路１７に対応してベクトル値設定
回路２１が、アントゲートに対応してアントゲ−）２２
． ２３が、またツノ１−素子６，１８に対応してノ
・７ ’）素子７．２４かそれぞれ設けられる。前述の
ようにケート回路１６が開くための条件は、アンドケー
ト１１の出力がハイとなｇときであるが、周辺ｔＳ＋ａ
に対応するり°ー１ー回路２０が開くための条件は、ア
ン１す°− １− １ ４の出力がハイ□にあるときで
ある。アンドゲート１４がハイになるときは、周辺１．
、 Ｓ Ｉ ２から割り込みが発生していないときであ
り、周辺り． Ｓ Ｉ ２から割り込め信１・Ｊが発生
しているときはアントゲ−１・１４の出力がＩＪ−であ
る。このため、周辺Ｌ Ｓ Ｉ ３から割り込め２信号
が発生してヘクトル（１６設定回路２１のヘタ１〜ル値
がデータバスＩ） ｒ（に乗せられるのは、周辺１、３
１２で割り込みが発生していなく、目一つ周辺Ｉ、Ｓ１
３において割り込み信号が提住しているときに限られる
。ずなわら、周辺ＬＳＩ２および周辺ＬＳ■３で同時に
割り込みが発生したときには、最初に周辺１．３Ｉ２に
対応する割り込みベクトル値がデータバス上に乗せられ
、その割り込み処理が終了した段階において続いて周−
辺Ｌ Ｓ Ｉ ３に対応する割り込めヘクトル値がデー
タバス上Ｂ上に乗せられるごとになる。アンドゲート２
２の出力は、図示しない三段目の周辺１．、 Ｓ ｌの
デー１一部（アンドケート２２に対応する部分）に接続
されるが、このようにアントゲ−）１４．２２は割り込
みの優先順位を決定するゲートを構成すイ，。
次に動作を説明する。
通雷、Ｍ Ｐ ｔＪ ｌはメモリ４に格納されているプ
ログラムを実行しＣいる。この状態においては、割り込
み応答信号はローであり、アントゲ−１−１１の出力信
号ａもローとなってゲート回路１３が開いている。ＭＰ
ＵＩがメモリ４の格納プログラムを実行している状態に
おいて、周辺ＬＳＩ２から割り込みｌが発生したとする
と、割り込み信号端子１）はハイからローとなってＭＰ
ＵＩは割り込み受付状態となる。通雷Ｍ Ｐ Ｕ ｌは
割り込みを受＆ｊ付りると、固定ヘク）−ル値が格納さ
れているアドレス（この例ではＸ番地）をアクセスする
。しかし、このときデー！−ダ１０はＸ番地を検出して
その出力をハイにし、またＭＰＵ １は割り込み応答信
号をハイにし、しかもノット素子１２の出力がハイであ
るためにアントゲ−１１１の出力信号ａがローからハイ
に変わってゲート回路１３が閉じる。したがって、Ｘ番
地のアクセ“スは無効となる。一方、アントゲ−１・１
５の出力がローになってゲート回路１Ｇが開くため、ヘ
クトル値設定回路１７からベクトル値（この例ではＡΔ
）がデータバスＤＢに乗−けられる。ごれによっｉＺ，
ＭＰＵＩは割り込＝７ｙ ｌの処理ブし２グラムスタ
一ドアｌレス八八番地を得ることが出来、直りにその八
八番地に分岐し゛（割り込め処理プ１１グラムを実行゛
Ｊることか出来る。
ログラムを実行しＣいる。この状態においては、割り込
み応答信号はローであり、アントゲ−１−１１の出力信
号ａもローとなってゲート回路１３が開いている。ＭＰ
ＵＩがメモリ４の格納プログラムを実行している状態に
おいて、周辺ＬＳＩ２から割り込みｌが発生したとする
と、割り込み信号端子１）はハイからローとなってＭＰ
ＵＩは割り込み受付状態となる。通雷Ｍ Ｐ Ｕ ｌは
割り込みを受＆ｊ付りると、固定ヘク）−ル値が格納さ
れているアドレス（この例ではＸ番地）をアクセスする
。しかし、このときデー！−ダ１０はＸ番地を検出して
その出力をハイにし、またＭＰＵ １は割り込み応答信
号をハイにし、しかもノット素子１２の出力がハイであ
るためにアントゲ−１１１の出力信号ａがローからハイ
に変わってゲート回路１３が閉じる。したがって、Ｘ番
地のアクセ“スは無効となる。一方、アントゲ−１・１
５の出力がローになってゲート回路１Ｇが開くため、ヘ
クトル値設定回路１７からベクトル値（この例ではＡΔ
）がデータバスＤＢに乗−けられる。ごれによっｉＺ，
ＭＰＵＩは割り込＝７ｙ ｌの処理ブし２グラムスタ
一ドアｌレス八八番地を得ることが出来、直りにその八
八番地に分岐し゛（割り込め処理プ１１グラムを実行゛
Ｊることか出来る。
同様に周辺ＬＳＩ３から割り込ｈ ２が発生ずれば、−
Ｉ′ン１ケート１■の出力がハイＱこなって、ゲート回
路１３が閉し７られる。また、周辺Ｌ Ｓ Ｉ ２から
割り込めｌ借りか出ていなりれは、アン１ケート１４の
出力かハイとなり、したがってアン１ゲート２３の出力
が１コーとなって、ケート回路２０を介してヘクトル埴
設定回路２１の設定値（この例ではＢＦ３）がＭ １１
ｔＪ Ｉに送出される。このように周辺Ｌ Ｓ Ｉ
３から割り込め信号２が発生した場合でも、ＭＰＵＩは
直ちに割り込ｃ７Ｊ２の処理プログラムのスタート了Ｉ
レス［３［３番地に分岐することが出来る。
Ｉ′ン１ケート１■の出力がハイＱこなって、ゲート回
路１３が閉し７られる。また、周辺Ｌ Ｓ Ｉ ２から
割り込めｌ借りか出ていなりれは、アン１ケート１４の
出力かハイとなり、したがってアン１ゲート２３の出力
が１コーとなって、ケート回路２０を介してヘクトル埴
設定回路２１の設定値（この例ではＢＦ３）がＭ １１
ｔＪ Ｉに送出される。このように周辺Ｌ Ｓ Ｉ
３から割り込め信号２が発生した場合でも、ＭＰＵＩは
直ちに割り込ｃ７Ｊ２の処理プログラムのスタート了Ｉ
レス［３［３番地に分岐することが出来る。
割り込＝７１１と割り込み２が同時に発生ずれば、前述
のよ・うに１憂先順位ケー１−であるアンドケート１４
．２２の作用によって、最初はヘクトル値設定回路１７
の設定値かＭＰＵ ｔに取り込まれる。そしてそ（Ｊ）
’ｌ”ｌｉり込めｌの処理プＩＩグラムを実１１シた
後に続いて・、りＩル（１／ｉ設定回ＩＩＪ＋ ２１の
設定値（ｒ３Ｈ）がＭｌ’ｔＪ ｌに取り込まれる。こ
のように周辺Ｌ Ｓ Ｉ ２および３において同時に割
り込めが発生した場合でも、アントケーｈ１４，２２の
優先順位信１・Ｊを利用することによって順に割り込み
処理を行うことか出し１ソるなお、この実施例では割り
込みを起、二す周辺要素として周辺Ｌ Ｓ Ｉ ２と３
の二つしか−１−りていないが、周辺要素を、これ以上
設けることか出来るのはいうまでもない。
のよ・うに１憂先順位ケー１−であるアンドケート１４
．２２の作用によって、最初はヘクトル値設定回路１７
の設定値かＭＰＵ ｔに取り込まれる。そしてそ（Ｊ）
’ｌ”ｌｉり込めｌの処理プＩＩグラムを実１１シた
後に続いて・、りＩル（１／ｉ設定回ＩＩＪ＋ ２１の
設定値（ｒ３Ｈ）がＭｌ’ｔＪ ｌに取り込まれる。こ
のように周辺Ｌ Ｓ Ｉ ２および３において同時に割
り込めが発生した場合でも、アントケーｈ１４，２２の
優先順位信１・Ｊを利用することによって順に割り込み
処理を行うことか出し１ソるなお、この実施例では割り
込みを起、二す周辺要素として周辺Ｌ Ｓ Ｉ ２と３
の二つしか−１−りていないが、周辺要素を、これ以上
設けることか出来るのはいうまでもない。
以」−のようにして各周辺要素に列名してヘクトル値設
定回路を設り、またその・＼り！ル値設定回に’＆とチ
ー１−回路との組合せによりＭ Ｐ ＩＪ ｌ力循りり
込めを受イ・またときに直くに割り込み処理に必要なヘ
タ１−ル値をｇ４ることか出来る。
定回路を設り、またその・＼り！ル値設定回に’＆とチ
ー１−回路との組合せによりＭ Ｐ ＩＪ ｌ力循りり
込めを受イ・またときに直くに割り込み処理に必要なヘ
タ１−ル値をｇ４ることか出来る。
第１図は従来のマイクロコンビ、−タソス７ ｈの概１
略フし１ツク図である。 第２図は同シスう〜ムにおりる１ｌｉｌｌ ｌ・）込・
ｈ処理の・ｌｉＪノｆ１手順を示１−フ１′）−チャー
１・である。 第３１″）、１は同ンスフ〜ノ、の割り込／、用プ１，
１クラムマ；１１イ＼１領域を示−４図（ある。 第４１ツ１はこの発明の実施例でン凱る；ζ１１り込ゐ
ハク１ル拡張装置を用い人二マイクｌ：ｌ ：Ｊンピフ
ーータシスヲ−ムのゾ１１ツク１ツｌを示゛４゜ 第５図は同拡張装置を用い）こときの割り込ＩＦ処１！
１！動１′１を小′４ソｔ＋ −−Ｊ〜ヤーｌごある。 １ マイク１１ゾｌｌｌ１ノサニＩ−ニノ１〜 （ＭＰ
［、Ｊ）、２、；（−周辺１．Ｓｌ（周辺要素）、
ＩＧ、２（１−（８ｒＳ Ｉ ｏ＞）リーー１回路
口 （第２０））ツノ′−１・回路、 １７．２１
”＜り１ル値設定回路。
略フし１ツク図である。 第２図は同シスう〜ムにおりる１ｌｉｌｌ ｌ・）込・
ｈ処理の・ｌｉＪノｆ１手順を示１−フ１′）−チャー
１・である。 第３１″）、１は同ンスフ〜ノ、の割り込／、用プ１，
１クラムマ；１１イ＼１領域を示−４図（ある。 第４１ツ１はこの発明の実施例でン凱る；ζ１１り込ゐ
ハク１ル拡張装置を用い人二マイクｌ：ｌ ：Ｊンピフ
ーータシスヲ−ムのゾ１１ツク１ツｌを示゛４゜ 第５図は同拡張装置を用い）こときの割り込ＩＦ処１！
１！動１′１を小′４ソｔ＋ −−Ｊ〜ヤーｌごある。 １ マイク１１ゾｌｌｌ１ノサニＩ−ニノ１〜 （ＭＰ
［、Ｊ）、２、；（−周辺１．Ｓｌ（周辺要素）、
ＩＧ、２（１−（８ｒＳ Ｉ ｏ＞）リーー１回路
口 （第２０））ツノ′−１・回路、 １７．２１
”＜り１ル値設定回路。
Claims (1)
- （１）割り込めに対する割り込みベクトル値が固定値で
あるマ・イクし１：１ンピプーータシステムにおいζ、
割り込み発生要因となる複数の周辺、要素のそれぞれに
対応して設けられたベクトル値設定回路と、割り込み受
伺時に割り込み信号を出力した周辺要素に対応する・＼
クトル値設定回路の設定値を取り込む第１のゲート回路
と、割り込み受（＝Ｊ時のメモリアクセスを無効にする
第２のゲー［・回路とを゛備え、割り込み時のベクトル
値を割り込みをした周辺要素に対応して設りられるヘク
ｌ−ル値設定回路から直接取り込むことを特徴とする、
マイクロコンピュータシステムの割り込みベクトル拡張
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17360182A JPS5962937A (ja) | 1982-09-30 | 1982-09-30 | マイクロコンピユ−タシステムの割り込みベクトル拡張装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17360182A JPS5962937A (ja) | 1982-09-30 | 1982-09-30 | マイクロコンピユ−タシステムの割り込みベクトル拡張装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5962937A true JPS5962937A (ja) | 1984-04-10 |
Family
ID=15963622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17360182A Pending JPS5962937A (ja) | 1982-09-30 | 1982-09-30 | マイクロコンピユ−タシステムの割り込みベクトル拡張装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5962937A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61282936A (ja) * | 1985-06-07 | 1986-12-13 | Sharp Corp | マイクロプロセツサのベクタ割込み方式 |
| JPH02240758A (ja) * | 1989-03-14 | 1990-09-25 | Fujitsu Ltd | 割込ベクタ制御方式 |
-
1982
- 1982-09-30 JP JP17360182A patent/JPS5962937A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61282936A (ja) * | 1985-06-07 | 1986-12-13 | Sharp Corp | マイクロプロセツサのベクタ割込み方式 |
| JPH02240758A (ja) * | 1989-03-14 | 1990-09-25 | Fujitsu Ltd | 割込ベクタ制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06139097A (ja) | インサーキットエミュレータ | |
| JPH10222392A5 (ja) | ||
| JP3226055B2 (ja) | 情報処理装置 | |
| JPS5962937A (ja) | マイクロコンピユ−タシステムの割り込みベクトル拡張装置 | |
| JP2970082B2 (ja) | 仮想クラスタ間通信処理装置 | |
| JPS59197946A (ja) | メモリ装置 | |
| JPH0589031A (ja) | マイクロプロセツサ | |
| JP2754899B2 (ja) | デバック装置のリターンアドレス監視回路 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JP3082207B2 (ja) | キャッシュ・メモリ内蔵ｌｓｉ | |
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JP4174272B2 (ja) | デバイス制御装置 | |
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JPH03216891A (ja) | 半導体記憶装置 | |
| JPH08153018A (ja) | 半導体システム | |
| JP2003167783A (ja) | メモリプロテクト制御装置 | |
| JPH01189749A (ja) | 割込み制御方法 | |
| JPS63293797A (ja) | Ｅｅｐｒｏｍへの書込み制御装置 | |
| JPH03185547A (ja) | メモリ制御装置 | |
| JPH07104999A (ja) | マイクロコンピュータ | |
| JPS59123054A (ja) | イニシアル検出方式 | |
| JPS6373352A (ja) | サ−キツトボ−ド実装検出方式 | |
| JPH1124689A (ja) | 効果音処理装置 | |
| JPS5814000B2 (ja) | レジスタセット回路 |