JPS59766Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59766Y2 JPS59766Y2 JP1977016343U JP1634377U JPS59766Y2 JP S59766 Y2 JPS59766 Y2 JP S59766Y2 JP 1977016343 U JP1977016343 U JP 1977016343U JP 1634377 U JP1634377 U JP 1634377U JP S59766 Y2 JPS59766 Y2 JP S59766Y2
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector region
- type
- layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体集積回路中に形成されるマルチコレクタ
から戊る横方向トランジスタに関するものである。
から戊る横方向トランジスタに関するものである。
一般的に半導体集積回路（以下ＩＣと略称する）は、Ｎ
ＰＮ形トランジスタの製作に都合の良い条件を備えてお
り、ＩＣに高性能の縦方向ＰＮＰ）ランジスタを製作す
るのは極めて困難である。
ＰＮ形トランジスタの製作に都合の良い条件を備えてお
り、ＩＣに高性能の縦方向ＰＮＰ）ランジスタを製作す
るのは極めて困難である。
これを解消するためにＮＰＮ）ランジスタの製法にＰＮ
Ｐ形トランジスタを作るための工程を付加し所謂ダーノ
ントン接続を施こして電流増幅率等の電気的特性の向上
を図っている。
Ｐ形トランジスタを作るための工程を付加し所謂ダーノ
ントン接続を施こして電流増幅率等の電気的特性の向上
を図っている。
更に他の方法として第１図に示すような、ＩＣに容易に
形成できるＰＮＰＮ横形向トランジスタの利用がある。
形成できるＰＮＰＮ横形向トランジスタの利用がある。
然し乍らＰＮＰＮ横形向トランジスタに於ては、いうま
でもなく横方向のトランジスタ動作が主であり、キャリ
アの損失が大きい為、横方向トランジスタの電流増幅率
βは、垂直方向トランジスタに比して極めて小さい。
でもなく横方向のトランジスタ動作が主であり、キャリ
アの損失が大きい為、横方向トランジスタの電流増幅率
βは、垂直方向トランジスタに比して極めて小さい。
電流増幅に関与しないキャリアは、分離層や半導体基板
に集められ、寄生ＰＮＰ）ランジスタを形成したり分離
層領域でサイリスタ動作が生起して発振を起こす原因と
なっている。
に集められ、寄生ＰＮＰ）ランジスタを形成したり分離
層領域でサイリスタ動作が生起して発振を起こす原因と
なっている。
本考案は斜上の問題点を改善して電流増幅に関与しない
キャリアを補収するコレクタ領域を設けて信頼性の高い
マルチコレクタから成る横方向トランジスタを提供する
ものである。
キャリアを補収するコレクタ領域を設けて信頼性の高い
マルチコレクタから成る横方向トランジスタを提供する
ものである。
更に、本考案の半導体装置はマルチコレクタを形成した
横方向トランジスタの各コレクタ電極のキャリア捕収率
を均等にすることを目的とする。
横方向トランジスタの各コレクタ電極のキャリア捕収率
を均等にすることを目的とする。
以下本考案に就き図面に基き説明する。
第１図は一般的な横方向トランジスタの断面図である。
１はＰ形半導体基板、２はＮ形半導体層３はＮ＋形埋込
層、４はＩＣ素子間を分離するためのＰ＋形の分離層、
５，６及び７は分離層４によって分離されたＮ形半導体
層２に形成された夫々エミッター領域、コレクター領域
及びベース領域である。
層、４はＩＣ素子間を分離するためのＰ＋形の分離層、
５，６及び７は分離層４によって分離されたＮ形半導体
層２に形成された夫々エミッター領域、コレクター領域
及びベース領域である。
斯る横方向トランジスタは、エミッタ領域５から注入さ
れたキャリアは第１図に例示したように横方向のａｅ、
分と垂直方向のｂ成分とに分けられる。
れたキャリアは第１図に例示したように横方向のａｅ、
分と垂直方向のｂ成分とに分けられる。
横方向に拡散するａ成分のキャリアは、コレクタ領域６
に捕獲され易いが、垂直方向に拡散する成分は、Ｎ＋形
埋込層に到達したりＰ＋形の分離層に集取されて寄生効
果を生起せしめ易い欠点を有する。
に捕獲され易いが、垂直方向に拡散する成分は、Ｎ＋形
埋込層に到達したりＰ＋形の分離層に集取されて寄生効
果を生起せしめ易い欠点を有する。
本考案に係る第２図の実施例によれば上述の様な寄生効
果を緩和して信頼性の高い素子を得るものである。
果を緩和して信頼性の高い素子を得るものである。
第２図半導体装置の断面図により構成を説明する。
１はＰ形半導体基板、２はＮ形半導体層、３はＮ＋形埋
込層、４はＩＣ素子間を分離するためのＰ＋形骨分離層
５はＮ形半導体層中に形成したＰ＋形のエミッタ領域６
−１はエミッタ領域５の外周を取り巻くＰ＋形の第１コ
レクタ領域、６−２は前記第１コレクタ領域を取り巻く
Ｐ＋形コレクタ領域であり前記第１コレクタ領域の拡散
深さに比して深＜Ｎ＋形埋込層の近傍まで達している。
込層、４はＩＣ素子間を分離するためのＰ＋形骨分離層
５はＮ形半導体層中に形成したＰ＋形のエミッタ領域６
−１はエミッタ領域５の外周を取り巻くＰ＋形の第１コ
レクタ領域、６−２は前記第１コレクタ領域を取り巻く
Ｐ＋形コレクタ領域であり前記第１コレクタ領域の拡散
深さに比して深＜Ｎ＋形埋込層の近傍まで達している。
本考案のこのような構成によれば、第１図に例示した様
にエミッタ領域５より注入された垂直方向に拡散するキ
ャリアのｂ成分は、６−２の第二コレクタ領域に捕獲さ
れるので、Ｐ＋形骨分離層の寄生効果を極力減少できる
。
にエミッタ領域５より注入された垂直方向に拡散するキ
ャリアのｂ成分は、６−２の第二コレクタ領域に捕獲さ
れるので、Ｐ＋形骨分離層の寄生効果を極力減少できる
。
本考案の実施例によればコレクタ領域を６−１及び６−
２の二重に形成されているが、これに限定されることな
くエミッタ領域から注入されたキャリアの寿命時間に到
達可能な距離までコレクタ領域を幾重にも形成が可能で
あることは、明らかである。
２の二重に形成されているが、これに限定されることな
くエミッタ領域から注入されたキャリアの寿命時間に到
達可能な距離までコレクタ領域を幾重にも形成が可能で
あることは、明らかである。
斯るコレクタ領域では、最も内側に位置するコレクタ領
域から外側に向うに従い順次Ｎ＋形埋込層の近傍に達す
るべく深く形成してマルチコレクタを形成し、しかも、
最も外側のコレクタ領域を、Ｎ＋形埋込層の近傍にまで
達する様に形成することによって本考案の目的を達する
ことができる。
域から外側に向うに従い順次Ｎ＋形埋込層の近傍に達す
るべく深く形成してマルチコレクタを形成し、しかも、
最も外側のコレクタ領域を、Ｎ＋形埋込層の近傍にまで
達する様に形成することによって本考案の目的を達する
ことができる。
熱論、横方向トランジスタの電流増幅率の観点から見れ
ば６−１及び６−２をアルミニウム等の導電体によって
相互接続することによりキャリアの捕獲率を向上させて
電流増幅率の改善に寄与できることは、明らかで゛ある
。
ば６−１及び６−２をアルミニウム等の導電体によって
相互接続することによりキャリアの捕獲率を向上させて
電流増幅率の改善に寄与できることは、明らかで゛ある
。
尚、第３図は第２図の半導体装置を上面から見た概略図
である。
である。
エミッタ領域は第３図の実施例に限定されることなく櫛
型等の種々の形状に形成できる。
型等の種々の形状に形成できる。
勿論コレクタ領域に於ても、エミッタ領域の形状を夫々
適宜に形成できることは明らかである。
適宜に形成できることは明らかである。
本考案は上述の様な構成によって、可能な限り半導体装
置に生起する寄生的現象を防止すると共に、従来、電流
増幅に関与しないキャリアを本考案の構成によって効果
的に捕獲し、信頼性の高い横方向トランジスタを得るも
のである。
置に生起する寄生的現象を防止すると共に、従来、電流
増幅に関与しないキャリアを本考案の構成によって効果
的に捕獲し、信頼性の高い横方向トランジスタを得るも
のである。
第１図は従来の横方向トランジスタの断面図、第２図は
本考案に係る一実施例の半導体装置の断面図、第３図は
第２図の実施例の平面図である。 １：Ｐ形半導体基板、２：Ｎ形半導体層、３：Ｎ＋形埋
込層、４：Ｐ＋形骨分離層５：エミッタ領域、６：コレ
クタ領域、６−１．６−２：第１及び第２コレクタ領域
、７：ベース領域。
本考案に係る一実施例の半導体装置の断面図、第３図は
第２図の実施例の平面図である。 １：Ｐ形半導体基板、２：Ｎ形半導体層、３：Ｎ＋形埋
込層、４：Ｐ＋形骨分離層５：エミッタ領域、６：コレ
クタ領域、６−１．６−２：第１及び第２コレクタ領域
、７：ベース領域。
Claims (1)
- Ｐ形半導体層に設げたＮ形半導体層がＰ形の分離層によ
り複数の領域に分離されており、且つ分離されたＮ形半
導体層下にＮ＋形埋込層を有し、該分離されたＮ形半導
体層の領域にエミッター領域とコレクター領域及びベー
スの電極引き出し領域を設けた横方向トランジスタに於
て、該横方向トランジスタがエミッター領域を囲んだ二
つ以上の拡散層からなるマルチコレクター領域を具え、
外側のコレクター領域の拡散深さを内側のコレクター領
域よりも順次深く形成し、最外周のコレクター領域を前
記埋込層の近傍進達するようにしたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977016343U JPS59766Y2 (ja) | 1977-02-14 | 1977-02-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1977016343U JPS59766Y2 (ja) | 1977-02-14 | 1977-02-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53112379U JPS53112379U (ja) | 1978-09-07 |
| JPS59766Y2 true JPS59766Y2 (ja) | 1984-01-10 |
Family
ID=28839688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1977016343U Expired JPS59766Y2 (ja) | 1977-02-14 | 1977-02-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59766Y2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4991777A (ja) * | 1973-01-05 | 1974-09-02 | ||
| JPS49124981A (ja) * | 1973-04-02 | 1974-11-29 | ||
| JPS5629386B2 (ja) * | 1973-04-07 | 1981-07-08 | ||
| JPS5622044B2 (ja) * | 1973-05-24 | 1981-05-22 | ||
| GB1512009A (en) * | 1974-07-05 | 1978-05-24 | Agfa Gevaert | Device for unloading radiographic cassettes |
| JPS51102577A (ja) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | |
| JPS5248064A (en) * | 1975-10-13 | 1977-04-16 | Mitsubishi Electric Corp | Breaker operating mechanism control valve |
-
1977
- 1977-02-14 JP JP1977016343U patent/JPS59766Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53112379U (ja) | 1978-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2979554B2 (ja) | 半導体装置の製造方法 | |
| JPH06104459A (ja) | 半導体装置 | |
| JP3128808B2 (ja) | 半導体装置 | |
| JPH031544A (ja) | ラテラルトランジスタ | |
| JP2604793B2 (ja) | 半導体装置 | |
| JPH03159245A (ja) | ラテラルトランジスタ | |
| JP2653019B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JP3182175B2 (ja) | ダーリントントランジスタ及びその製造方法 | |
| JPS63250167A (ja) | 半導体装置 | |
| JPH10172980A (ja) | 半導体装置及びその製造方法 | |
| GB1224802A (en) | Semiconductor device and a method of manufacturing the same | |
| JPS5898957A (ja) | 半導体装置の製造方法 | |
| JP2518880B2 (ja) | 半導体装置 | |
| JPH0582985B2 (ja) | ||
| JPS61208871A (ja) | 横型トランジスタ装置 | |
| JPH0193168A (ja) | 半導体装置 | |
| JPS6347965A (ja) | 半導体集積回路 | |
| JPS6255307B2 (ja) | ||
| JPH0629374A (ja) | 半導体集積回路装置 | |
| JPS60150669A (ja) | 半導体装置 | |
| JPH06151733A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPS6267855A (ja) | 半導体注入集積論理回路装置 | |
| JPS6032986B2 (ja) | 半導体素子の製造法 | |
| JPH0263156A (ja) | 半導体集積回路装置 | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 |