JPS5979351A - プログラム収容法 - Google Patents
プログラム収容法Info
- Publication number
- JPS5979351A JPS5979351A JP19006282A JP19006282A JPS5979351A JP S5979351 A JPS5979351 A JP S5979351A JP 19006282 A JP19006282 A JP 19006282A JP 19006282 A JP19006282 A JP 19006282A JP S5979351 A JPS5979351 A JP S5979351A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- rom
- power
- ram
- contents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はマイクロプロセッサ等を用いた制御回路におい
て制御に必要なプログラムを収容する方法に関し、特に
消費電力を低減することが可能なプログラム収容法に関
するものである。
て制御に必要なプログラムを収容する方法に関し、特に
消費電力を低減することが可能なプログラム収容法に関
するものである。
従来技術と問題点
マイクロプロセッサ等を用いた制御回路においては、従
来、読出し専用メモリ （以下ＲＯＭという）を有して
制御に必要なプロクラムをこれに落えておき、これから
読出されたプロクラムに従って制御を実行する方法が多
く用いられている。
来、読出し専用メモリ （以下ＲＯＭという）を有して
制御に必要なプロクラムをこれに落えておき、これから
読出されたプロクラムに従って制御を実行する方法が多
く用いられている。
しかしながらＲＯＭは一般に消費電力が大きいため、電
池を電源として動作する機器例えば携帯無線機等におい
ては、装置全体の消費電力を増大させる結果、装置の使
用可能時間が短くなるという問題があった。これに対し
ては、例えば當時はＲＯＭに電源を供給せず、プログラ
ムを読出ず必要があるときだｌＲＯＭに電源を供給して
これを動作状態にする方法も用いられているが、制御か
煩雑であるとともに消費電力低減上は必ずしも十分では
なかった・ 発明の目的 本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、マイク１コプロセツサ等
を用いた制御回路において、ＲＯＭに収容されているプ
ログラムを読出し／書込みメモリ （以下ＲＡＭという
）に転送して、その記憶内容を用いて制御を行うように
するとともに、ＲＯＭの電源を断にすることによって、
消費電力の低減と機器使用時間の延長を可能にする方法
を提供することにある。
池を電源として動作する機器例えば携帯無線機等におい
ては、装置全体の消費電力を増大させる結果、装置の使
用可能時間が短くなるという問題があった。これに対し
ては、例えば當時はＲＯＭに電源を供給せず、プログラ
ムを読出ず必要があるときだｌＲＯＭに電源を供給して
これを動作状態にする方法も用いられているが、制御か
煩雑であるとともに消費電力低減上は必ずしも十分では
なかった・ 発明の目的 本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、マイク１コプロセツサ等
を用いた制御回路において、ＲＯＭに収容されているプ
ログラムを読出し／書込みメモリ （以下ＲＡＭという
）に転送して、その記憶内容を用いて制御を行うように
するとともに、ＲＯＭの電源を断にすることによって、
消費電力の低減と機器使用時間の延長を可能にする方法
を提供することにある。
発明の構成
上記の目的を達成するため本発明のプログラム収容法に
おいては、マイクロプロセッサ等を用いた制御回路にお
いて制御に必要なプログラムを収容したＲＯＭのほかに
ＲＡＭを具え、電源投入時ＲＯＭとＲＡＭのすべてに電
源を供給してまずＲＯＭの内容をマイクロプロセッサ経
由でＲＡＭに転送し、転送終了後はＲＡＭの内容に従っ
て命令の実行を行い、その初期の命令中にＲＯＭの電源
を断とする制御を行ってＲＯＭを切り離すようにするこ
とによって、消費電力の低減を可能にしたものである。
おいては、マイクロプロセッサ等を用いた制御回路にお
いて制御に必要なプログラムを収容したＲＯＭのほかに
ＲＡＭを具え、電源投入時ＲＯＭとＲＡＭのすべてに電
源を供給してまずＲＯＭの内容をマイクロプロセッサ経
由でＲＡＭに転送し、転送終了後はＲＡＭの内容に従っ
て命令の実行を行い、その初期の命令中にＲＯＭの電源
を断とする制御を行ってＲＯＭを切り離すようにするこ
とによって、消費電力の低減を可能にしたものである。
発明の実施例
図は本発明のプログラム収容法の一実施例の構成を示し
たものである。図において１は電源制御用スイッチ（Ｓ
Ｗ） 、２はマイクロプロセッサ（ＣＰＵ） 、３はプ
ログラムを永久的に収容しているＲＯＭ、４はプログラ
ムを転送収容するためのＲＡＭ、５は書込み／読出し制
御用スイッチ（ＳＷ）、６は入出力（Ｉ １０）ボート
、７はプログラム収容用以外の目的に用いられるＲＡＭ
、８はハスラインである。
たものである。図において１は電源制御用スイッチ（Ｓ
Ｗ） 、２はマイクロプロセッサ（ＣＰＵ） 、３はプ
ログラムを永久的に収容しているＲＯＭ、４はプログラ
ムを転送収容するためのＲＡＭ、５は書込み／読出し制
御用スイッチ（ＳＷ）、６は入出力（Ｉ １０）ボート
、７はプログラム収容用以外の目的に用いられるＲＡＭ
、８はハスラインである。
電源投入時スイッチ１は閉じていて、ＲＯＭ３を含む総
ての部分に電源が供給される。またスイッチ５はＲＡＭ
４に対する書込みおよび読出しが可能な状態にある。こ
の状態でマイクロプロ（セッサ２はＲＯＭ３の内容をす
べて読出して、これをスイッチ５を経由してＲＡＭ４に
転送し書込みを行う。転送が終了したとき、マイクロプ
ロセッサ１はＲＡＭ４に蓄積されたプログラムにおける
初期の命令によって、Ｉ１０ポート６を経てスイッチ１
を制御してＲＯＭ３の電源を断にするとともにスイッチ
５を制御してこれを読出し状態に固定する。以後、マイ
クロプロセッサ１はＲＡＭ４に蓄積されている内容に従
って所要の制御を行うが、この際消費電力の大きいＲＯ
Ｍ３は切りＭｌｔされているので、装置全体の消費電力
は大幅に低減される。
ての部分に電源が供給される。またスイッチ５はＲＡＭ
４に対する書込みおよび読出しが可能な状態にある。こ
の状態でマイクロプロ（セッサ２はＲＯＭ３の内容をす
べて読出して、これをスイッチ５を経由してＲＡＭ４に
転送し書込みを行う。転送が終了したとき、マイクロプ
ロセッサ１はＲＡＭ４に蓄積されたプログラムにおける
初期の命令によって、Ｉ１０ポート６を経てスイッチ１
を制御してＲＯＭ３の電源を断にするとともにスイッチ
５を制御してこれを読出し状態に固定する。以後、マイ
クロプロセッサ１はＲＡＭ４に蓄積されている内容に従
って所要の制御を行うが、この際消費電力の大きいＲＯ
Ｍ３は切りＭｌｔされているので、装置全体の消費電力
は大幅に低減される。
発明の効果
以上説明したように本発明のプログラム収容法によれば
、プログラムを永久的に記憶するＲＯＭを有するので装
置全体の休止時にもプログラムの情幸肢を保持すること
ができ、動作時にはＲＯＭの内容を消費電力の少ないＲ
ＡＭに移してＲＡＭの内容によって所要の制御を行い、
ＲＯＭの電源は断とするので装置全体の消費電力を大幅
に低減することができ、従って電源容量の縮小と使用可
能時間の延長を図ることができるので、特に携帯無線機
等の携帯用の機器において効果的である。
、プログラムを永久的に記憶するＲＯＭを有するので装
置全体の休止時にもプログラムの情幸肢を保持すること
ができ、動作時にはＲＯＭの内容を消費電力の少ないＲ
ＡＭに移してＲＡＭの内容によって所要の制御を行い、
ＲＯＭの電源は断とするので装置全体の消費電力を大幅
に低減することができ、従って電源容量の縮小と使用可
能時間の延長を図ることができるので、特に携帯無線機
等の携帯用の機器において効果的である。
図は本発明のプログラム収容法の一実施例の構成を示す
図である。 １−電源制御用スイッチ（ＳＷ） 、２−マイクロプロ
セッサ（ＣＰＵ） 、３−読出し専用メモリ（ＲＯＭ）
、４−読出し／鶴込めメモリ （ＲＡＭ）、５−書込
み／続出し制御用スイッチ（ＳＷ） 、６−〜入出力（
Ｉｌｏ）ボート、７−続出し／書込みメモリ （ＲＡＭ
） 、８−ハスライン特許出願人 富士通株式会社
図である。 １−電源制御用スイッチ（ＳＷ） 、２−マイクロプロ
セッサ（ＣＰＵ） 、３−読出し専用メモリ（ＲＯＭ）
、４−読出し／鶴込めメモリ （ＲＡＭ）、５−書込
み／続出し制御用スイッチ（ＳＷ） 、６−〜入出力（
Ｉｌｏ）ボート、７−続出し／書込みメモリ （ＲＡＭ
） 、８−ハスライン特許出願人 富士通株式会社
Claims (1)
- マイクロプロセッサ等のプログラムを永久的に記憶して
いる第１の記憶素子を具え、該記憶素子の内容に基づい
て制御を実行する装置において、書込みおよび読出し可
能な第２の記憶素子と、前記５Ｉの記１．ｑ素子の内容
をプロセッサ経由で該第２の記憶素子に転送する手段と
を具え、第１の記憶素子から第２の記憶素子への転送終
了時第１の記憶素子の電源を断にして第２の記憶素子の
内容によって制御を実行することを特徴とするプログラ
ム収容法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19006282A JPS5979351A (ja) | 1982-10-29 | 1982-10-29 | プログラム収容法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19006282A JPS5979351A (ja) | 1982-10-29 | 1982-10-29 | プログラム収容法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5979351A true JPS5979351A (ja) | 1984-05-08 |
Family
ID=16251708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19006282A Pending JPS5979351A (ja) | 1982-10-29 | 1982-10-29 | プログラム収容法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979351A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63286992A (ja) * | 1987-05-19 | 1988-11-24 | Hitachi Maxell Ltd | Ｉｃカ−ド |
| US5109521A (en) * | 1986-09-08 | 1992-04-28 | Compaq Computer Corporation | System for relocating dynamic memory address space having received microprocessor program steps from non-volatile memory to address space of non-volatile memory |
| US5963398A (en) * | 1994-06-06 | 1999-10-05 | Fujitsu Limited | Disk apparatus with voice coil motor |
| US6273624B1 (en) | 1996-03-04 | 2001-08-14 | Copyer Co. Ltd. | Image forming device |
-
1982
- 1982-10-29 JP JP19006282A patent/JPS5979351A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5109521A (en) * | 1986-09-08 | 1992-04-28 | Compaq Computer Corporation | System for relocating dynamic memory address space having received microprocessor program steps from non-volatile memory to address space of non-volatile memory |
| JPS63286992A (ja) * | 1987-05-19 | 1988-11-24 | Hitachi Maxell Ltd | Ｉｃカ−ド |
| US5963398A (en) * | 1994-06-06 | 1999-10-05 | Fujitsu Limited | Disk apparatus with voice coil motor |
| US6016547A (en) * | 1994-06-06 | 2000-01-18 | Fujitsu Limited | Data processing apparatus with program allocating section for selectively allocating programs in first and second memory |
| US6137646A (en) * | 1994-06-06 | 2000-10-24 | Fujitsu Limited | Disk apparatus using coincidence detection to generate variable sector pulses |
| US6273624B1 (en) | 1996-03-04 | 2001-08-14 | Copyer Co. Ltd. | Image forming device |
| US6478491B2 (en) | 1996-03-04 | 2002-11-12 | Copyer Co., Ltd. | Image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5979351A (ja) | プログラム収容法 | |
| JPS6015708A (ja) | ストア−ド・プログラム式制御装置 | |
| JPS6347812A (ja) | スリ−プモ−ド制御装置 | |
| JPH01162902A (ja) | Ｐｃ用小型プログラム作成装置 | |
| JPH04160422A (ja) | 低消費電力型情報処理装置 | |
| JPS5941030A (ja) | マイクロコンピユ−タシステム | |
| JPH0833838B2 (ja) | コンピユ−タシステム | |
| JPS61182103A (ja) | プログラマプルコントロ−ラ | |
| JPH052529A (ja) | フラツシユ・メモリのアクセス方法及びその回路 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPS6488836A (en) | Data processor | |
| JP2732890B2 (ja) | データ処理装置のスタンバイ方式 | |
| JPH04105110A (ja) | 電源制御装置 | |
| JPS59206948A (ja) | 情報処理装置 | |
| JPH06119257A (ja) | 内部状態退避構造を内蔵した大規模集積回路 | |
| JPH0426913Y2 (ja) | ||
| JPH06223028A (ja) | サスペンド・レジューム制御装置 | |
| KR20070034392A (ko) | 전자장치 및 그 제어방법 | |
| JP2003076550A (ja) | データ処理装置、半導体回路およびデータ処理システム | |
| JPH0511874A (ja) | 情報処理装置 | |
| JPS58208850A (ja) | マイクロプログラム格納処理方式 | |
| JPH04328616A (ja) | 情報処理装置 | |
| JPH11272347A (ja) | 情報処理装置、及びこの情報処理装置に於けるサスペンド／レジューム方法 | |
| JPH049344B2 (ja) | ||
| JPH054231U (ja) | Ｒａｍのリセツト回路 |