JPS5984558A - リ−ドレスチツプキヤリアパツケ−ジ - Google Patents
リ−ドレスチツプキヤリアパツケ−ジInfo
- Publication number
- JPS5984558A JPS5984558A JP57195776A JP19577682A JPS5984558A JP S5984558 A JPS5984558 A JP S5984558A JP 57195776 A JP57195776 A JP 57195776A JP 19577682 A JP19577682 A JP 19577682A JP S5984558 A JPS5984558 A JP S5984558A
- Authority
- JP
- Japan
- Prior art keywords
- package
- chip carrier
- loo
- leadless chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、最近実装効率が良い点から注目されているリ
ードレスチップキャリアパッケージに関する。リードレ
スチップキャリアパッケージ（以下ＬＯＯと略記）は、
ピン数が容易に多く出せしかも、リードレスであるため
、実装密度が高いパッケージとして最近、コンビ瓢−タ
用工Ｏを代表とする装置に多（使われている）くツケー
ジである。第１図の従来からのセラミック製ＬＯＯを示
すセラミックベース１０１に四部を作る。これは、チッ
プをマウントするキャビティ１０２となる。
ードレスチップキャリアパッケージに関する。リードレ
スチップキャリアパッケージ（以下ＬＯＯと略記）は、
ピン数が容易に多く出せしかも、リードレスであるため
、実装密度が高いパッケージとして最近、コンビ瓢−タ
用工Ｏを代表とする装置に多（使われている）くツケー
ジである。第１図の従来からのセラミック製ＬＯＯを示
すセラミックベース１０１に四部を作る。これは、チッ
プをマウントするキャビティ１０２となる。
セラミック間に、内部配線層１０５ ｉｒ’、ＦＩＪ局
１等によって形成され、さらに、ＬＯＯ外部で、外部リ
ード１０４と接続される。このＬＯ（ｌに半導体素子（
以下工Ｃチップ）を実装する時は、キャビティ１０２に
、ＩＣチップを、Ａｕ−８ｎ樹月旨材料等によりマウン
トしたのち、ＩＣチップとＩ、’ＯＯの内部リード１０
３と、ワイヤーポンディングしＬａａ上部にふたを形成
する。この方法で実装した場合、次の様な利点をもつ。
１等によって形成され、さらに、ＬＯＯ外部で、外部リ
ード１０４と接続される。このＬＯ（ｌに半導体素子（
以下工Ｃチップ）を実装する時は、キャビティ１０２に
、ＩＣチップを、Ａｕ−８ｎ樹月旨材料等によりマウン
トしたのち、ＩＣチップとＩ、’ＯＯの内部リード１０
３と、ワイヤーポンディングしＬａａ上部にふたを形成
する。この方法で実装した場合、次の様な利点をもつ。
（１） パッケージ外寸に対し、多くのビンカ；とり
出せる。
出せる。
（２） パッケージコストが他のセラミツクツぐツケ
ージに比べ安価である。
ージに比べ安価である。
（８） リードレスであるため、取扱し）力ζ容易。
反面、従来の１００では１、ノザツケージ羽゛料−！Ｉ
；セラミック主体のため熱伝導率が低く、し力）も、す
−ドレスであることがよりヒートシンク効果を下げてい
た。このため発熱量の多いバイポーラ素子を実装する場
合、多くの困難を伴った。そこで、本発明は、従来の１
００の利点をもち、ヒートシンクをもつパッケージを提
供するものである。実施例を第２図に示す。１〜５胴の
銅を主体とする金属板２０１上に、セラミック２０２を
形成し、これによりキャビティが作られる。次に内部メ
タル配線層２０６を、従来の方法で形成し、その上に、
セラミックを形成する。さらに、内部メタル配線層２０
３は外部で外部リード２０４と接続される。第３図に実
施例２を示す。この例では、金属ヒートシンクをはさん
で両面に工０チップを実装する方法を提供する。金員板
３０１に対し、両面にセラミック３０２，３０３を形成
する。これによりキャビティが両面に形成される。内部
メタル配線＃３ｏ４，３ｏｓを形成し、さらにセラミッ
クを両面に形成する。又内部メタル配線層３０４．３０
５を各々、外部リード５０６，３０７に接続されている
。さてこのように作られたＬＯＯは、工Ｏチップが片面
あるいは両面に実装出来るという差があるが、工０チッ
プが、どちらの方法においても、金属板にマウントされ
るため、放熱効果は、従来のＬＯＯに比べはるかに大き
くなる。よって、従来のＬＯＯでは、発熱量がら、使用
が困難であった素子が本発明のＬＯＯパッケージを使う
ことにより実装可能となる。
；セラミック主体のため熱伝導率が低く、し力）も、す
−ドレスであることがよりヒートシンク効果を下げてい
た。このため発熱量の多いバイポーラ素子を実装する場
合、多くの困難を伴った。そこで、本発明は、従来の１
００の利点をもち、ヒートシンクをもつパッケージを提
供するものである。実施例を第２図に示す。１〜５胴の
銅を主体とする金属板２０１上に、セラミック２０２を
形成し、これによりキャビティが作られる。次に内部メ
タル配線層２０６を、従来の方法で形成し、その上に、
セラミックを形成する。さらに、内部メタル配線層２０
３は外部で外部リード２０４と接続される。第３図に実
施例２を示す。この例では、金属ヒートシンクをはさん
で両面に工０チップを実装する方法を提供する。金員板
３０１に対し、両面にセラミック３０２，３０３を形成
する。これによりキャビティが両面に形成される。内部
メタル配線＃３ｏ４，３ｏｓを形成し、さらにセラミッ
クを両面に形成する。又内部メタル配線層３０４．３０
５を各々、外部リード５０６，３０７に接続されている
。さてこのように作られたＬＯＯは、工Ｏチップが片面
あるいは両面に実装出来るという差があるが、工０チッ
プが、どちらの方法においても、金属板にマウントされ
るため、放熱効果は、従来のＬＯＯに比べはるかに大き
くなる。よって、従来のＬＯＯでは、発熱量がら、使用
が困難であった素子が本発明のＬＯＯパッケージを使う
ことにより実装可能となる。
以上のように、本発明は、従来のＬＯＯの利点ヲモち、
その欠点を補うものである。
その欠点を補うものである。
第１図が従来のＬＣｃの断面図である。第２図及び第３
図が、本発明のＬＯＯの実施例である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
図が、本発明のＬＯＯの実施例である。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
Claims (1)
- 金属からなるベース上に、絶縁層となるセラミック材料
が形成され、電極リードとなる金属層が形成され、絶縁
層となるセラミック材料が形成され半導体素子が、金属
からなるベース上に接着できるように四部が、形成され
ていることを特徴とするリードレスチップキャリアパッ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195776A JPS5984558A (ja) | 1982-11-08 | 1982-11-08 | リ−ドレスチツプキヤリアパツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195776A JPS5984558A (ja) | 1982-11-08 | 1982-11-08 | リ−ドレスチツプキヤリアパツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984558A true JPS5984558A (ja) | 1984-05-16 |
Family
ID=16346769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195776A Pending JPS5984558A (ja) | 1982-11-08 | 1982-11-08 | リ−ドレスチツプキヤリアパツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984558A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747952A3 (en) * | 1995-06-07 | 1997-07-30 | Ibm | Thermally improved spherical matrix housing |
-
1982
- 1982-11-08 JP JP57195776A patent/JPS5984558A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0747952A3 (en) * | 1995-06-07 | 1997-07-30 | Ibm | Thermally improved spherical matrix housing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5065281A (en) | Molded integrated circuit package incorporating heat sink | |
| TW490820B (en) | Heat dissipation enhanced ball grid array package | |
| CN1331221C (zh) | 芯片球栅阵列封装结构 | |
| JPH0777258B2 (ja) | 半導体装置 | |
| JPS5984558A (ja) | リ−ドレスチツプキヤリアパツケ−ジ | |
| JPS63308943A (ja) | 半導体装置 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JPH0448740A (ja) | Ｔａｂ半導体装置 | |
| TWI236752B (en) | Semiconductor package with heat spreader | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPS6068661U (ja) | 混成集積回路装置 | |
| JPH03191554A (ja) | 半導体装置 | |
| JPS6042742U (ja) | 半導体装置 | |
| JPH03101256A (ja) | 半導体装置 | |
| JPS61270850A (ja) | 半導体チツプ実装用パツケ−ジ | |
| JPS62117351A (ja) | プラスチツク・パツケ−ジ型半導体装置 | |
| JPS605223B2 (ja) | 半導体チツプ装着用リ−ドレスパツケ−ジ | |
| JPH04207059A (ja) | 半導体装置 | |
| JPS60132350A (ja) | 樹脂封止半導体装置 | |
| JPS5932142Y2 (ja) | 高電力用混成集積回路 | |
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JPS59200448A (ja) | 半導体装置 | |
| JPS60206673A (ja) | サ−マルヘツド | |
| JPH03104142A (ja) | 樹脂封止型半導体装置 | |
| JPH02192198A (ja) | Ｉｃチップ搭載多層配線基板 |