JPS5989469A - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPS5989469A
JPS5989469A JP57200836A JP20083682A JPS5989469A JP S5989469 A JPS5989469 A JP S5989469A JP 57200836 A JP57200836 A JP 57200836A JP 20083682 A JP20083682 A JP 20083682A JP S5989469 A JPS5989469 A JP S5989469A
Authority
JP
Japan
Prior art keywords
rays
section
semiconductor chip
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57200836A
Other languages
English (en)
Inventor
Munenari Kondo
近藤　宗成
Mitsuharu Kato
光治 加藤
Kenji Kanamaru
健次 金丸
Koji Senbokuya
仙北屋　浩二
Shingo Koshida
越田　信吾
Masabumi Takada
高田　正文
Katsunori Okura
大倉　勝徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP57200836A priority Critical patent/JPS5989469A/ja
Publication of JPS5989469A publication Critical patent/JPS5989469A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/18—Circuits for erasing optically
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はＸ線を照射して半導体チップ内の記憶内容を
消去できる簡易構造の半導体記憶装置に関する。
一般に、紫外線消去型のＥＰＲＯＭ　（つまりＥｒａｓ
ａｂｌｅ　ａｎｄ　　ｅｌｅｃｔｒｉｇａｌｌｙ　ｐｒ
ｏｇｒａｍｍａｂｌｅ　ｒｅａｄｏｎｌｙ　＋ｎｅｍｏ
ｒｙの略称）の場合、ＲＯＭの部分のみに紫外線が当た
るように透明な樹脂等で窓状の構造をした特殊なパンケ
ージを作る必要があり、コスト的に割高となっていた。
本発明は上記点に鑑み、通常のプラスチックパッケージ
と同様の構造にして成型しやすく、かつ低コストの半導
体記憶装置を提供することを目的とする。
そのため、本発明では、リード部及びチップ搭載部を有
し、このチップ搭載部にＸ線透過用の穴が形成されたリ
ードフレームと、前記穴を塞ぐようにして前記チップ搭
載部に載置された記憶機能を有する半導体チップと、こ
の半導体チップ及び前記チップ搭載部及び前記リード部
の一部を被覆するモールド部材とからなり、前記チップ
搭載部の裏面側より前記モールド部材を介してＸ線照射
し、前記半導体チップ内の記憶内容を消去する構造とし
たことを特徴とする。
次に、本発明の一実施例ついて説明する。
第１図はリードフレームに半導体チップを搭載した製造
途中の状態であり、■はリードフレーム、ｌａはリード
端子を構成するリード部、１ｂはチップ搭載部、１ｃは
このチップ搭載部１ｂに設けたＸ線透過用の穴である。
２はＥＰＲＯＭをなす半導体チップ２で、そのＲＯＭ領
域がチップ搭載部１ｂに設けた穴ＩＣとほぼ一致するよ
うに、このチップ搭載部１ｂに固定されている。３はプ
ラスチックモールド部材により半導体チップ２等が被覆
される予定領域を示している。
また、第２図は完成した半導体記憶装置（つまりＥＰＲ
ＯＭ）の断面図であり、半導体チップ２とリード部１ａ
とをボンディングワイヤ４で結線した後、プラスチック
モールド部材５でモールド成型し、その後リードフレー
ム１の外枠より切出し、リード部１ａを折曲加工したも
のである。
そこで、この半導体記憶装置のＲＯＭの内容を消去する
場合には、第２図中の矢印で示した如く半導体チップ搭
載部の裏面側より、モールド部材５及びチップ搭載部１
ｂを介して所定強度のＸ線を照射するだけでよい。そこ
で、半導体チップ２のＲＯＭ領域に相当する部分には大
ＩＣと一致しているためＸ線が透過できるが、他方、そ
れ以外の部分にはリードフレーム１なる金属部材自体及
びその厚みによる遮蔽効果によりほとんどＸ線が透過で
きない。つまり、そのように照射Ｘ線強度を調整しであ
る。そのため、ＲＯＭ領域以外の部分に与えるＸ線によ
りダメージを最小限に抑えるこができる。
上記したようにリードフレーム１のチップ搭載部１ｂに
穴ＩＣを開けるだけで、他には通常のプラスチックモー
ルド品と何ら構造的に変化なく容易に、しかも安価な手
段によりパッケージできる。
また、Ｘ線照射によるＲＯＭ部以外へのダメージ防止は
Ｘ線をモールド品の裏側から照射すれば、リードフレー
ム自月がＸ線の遮蔽板の代用となるため特別な構造にし
なくてもよい。
上記の実施例は、ＥＰＲＯＭ単独の例であるが、少なく
ともＥＰＲＯＭを含むＩＣ，ＬＳＩであれば同様の効果
がある。つまり、ＥＰＲＯＭ内蔵の１チツプマイクロコ
ンピユータや、ＥＦＲＯＭＷ戦型マイク口型マイクロコ
ンピュータ用できる。
以上述べた如く本発明によれば、通常のプラスチックモ
ールド品と何ら構造的に変化なく、しかも安価な手段に
より、Ｘ線消去可能な半導体記憶装置を提供できる。
【図面の簡単な説明】
第１図及び第２図は本発明の一実施例を説明するための
半導体チップ搭載状態を示す平面図、及び断面図である
。 １・・・リードフレーム、１ａ・・・リード部、１ｂ・
・・チップ搭載部、１ｃ・・・穴、２・・・半導体チッ
プ、５・・・プラスチックモールド部材。 代理人弁理士　岡　部　　　隆 第１図 ′ど 第２図 Ｘ株

Claims (1)

    【特許請求の範囲】
  1. リード部およびチップ搭載部を有し１．このチップ搭載
    部にＸ線透過用の穴が形成されたリードフレームと、前
    記穴を塞ぐようにして前記チップ搭載部に載置された記
    憶機能を有する半導体チップと、この半導体チップ及び
    前記チップ搭載部及び前記リード部の一部を被覆するモ
    ールド部材とからなり、前記チップ搭載部の裏面側より
    前記モールド部材を介してＸ線照射し前記半導体チップ
    内の記憶内容を消去する構造の半導体記憶装置。
JP57200836A 1982-11-15 1982-11-15 半導体記憶装置 Pending JPS5989469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57200836A JPS5989469A (ja) 1982-11-15 1982-11-15 半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57200836A JPS5989469A (ja) 1982-11-15 1982-11-15 半導体記憶装置

Publications (1)

Publication Number Publication Date
JPS5989469A true JPS5989469A (ja) 1984-05-23

Family

ID=16431011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57200836A Pending JPS5989469A (ja) 1982-11-15 1982-11-15 半導体記憶装置

Country Status (1)

Country Link
JP (1) JPS5989469A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2608317A1 (fr) * 1986-12-15 1988-06-17 Dassault Electronique Circuit integre protege par une resine
US5656521A (en) * 1995-01-12 1997-08-12 Advanced Micro Devices, Inc. Method of erasing UPROM transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2608317A1 (fr) * 1986-12-15 1988-06-17 Dassault Electronique Circuit integre protege par une resine
US5656521A (en) * 1995-01-12 1997-08-12 Advanced Micro Devices, Inc. Method of erasing UPROM transistors

Similar Documents

Publication Publication Date Title
US5115299A (en) Hermetically sealed chip carrier with ultra violet transparent cover
JPH07120732B2 (ja) 紫外線による消去の可能なｅｐｒｏｍ型半導体装置とその製造方法
US4766095A (en) Method of manufacturing eprom device
US5014418A (en) Method of forming a two piece chip carrier
JPS5989469A (ja) 半導体記憶装置
US4990719A (en) Hermetically sealed chip carrier with metal cover having pre-poured glass window
JPH08335664A (ja) リード・オン・チップ半導体素子及びその製造方法
JPH07321254A (ja) 樹脂封止型半導体装置およびその製造方法
JPS5990961A (ja) 半導体記憶装置
JPS58106851A (ja) 半導体装置
JPH06268088A (ja) 半導体装置
KR19990084801A (ko) 자외선 발생기 내장형 비휘발성 메모리 장치 및 그 제조방법
JPS59113656A (ja) 紫外線消去形再書込み可能読出し専用メモリ装置
JPS60211962A (ja) 半導体装置
JPH0364076A (ja) 透明モールドパッケージ
JPH07142818A (ja) リードレスチップキャリア及びその製造方法
JPS6221250A (ja) 樹脂封止半導体装置とその製造方法
JPH10284633A (ja) 半導体集積回路装置およびその製造方法
JPS5455172A (en) Semiconductor device
JPH0513054U (ja) 半導体装置
JPS60136341A (ja) 半導体装置
JPH118337A (ja) 樹脂封止型光半導体装置およびその製造方法
JPH02105545A (ja) 樹脂封止型半導体装置の製造方法
JPS6130057A (ja) 半導体装置
JPS63257251A (ja) 半導体装置