JPS5999717A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5999717A
JPS5999717A JP57209078A JP20907882A JPS5999717A JP S5999717 A JPS5999717 A JP S5999717A JP 57209078 A JP57209078 A JP 57209078A JP 20907882 A JP20907882 A JP 20907882A JP S5999717 A JPS5999717 A JP S5999717A
Authority
JP
Japan
Prior art keywords
film
channel layer
carried out
ion implantation
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57209078A
Other languages
English (en)
Inventor
Haruo Kawada
春雄 川田
Hidetoshi Nishi
西　秀敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57209078A priority Critical patent/JPS5999717A/ja
Priority to DE8383307213T priority patent/DE3381683D1/de
Priority to EP83307213A priority patent/EP0112657B1/en
Priority to US06/555,547 priority patent/US4642879A/en
Publication of JPS5999717A publication Critical patent/JPS5999717A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/206—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/904—Thermal treatments, e.g. annealing or sintering of Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/084—Ion implantation of compound devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/14—Schottky barrier contacts

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ＧａＡｓ系化合物半導体を材料とする電界効
果トランジスタを有する半導体装置を製造するのに好適
な方法に関する。
従来技術と問題点　□ 従来、前記種類の半導体装置を製造するに際しては、半
絶縁性ＧａＡ！１基板に所要あ不純物イオンを打ち込ん
でチャネル層とし、そのチャネル層□にソース領域、ド
レイシ領域、チャネル領域を形成することが行なわれて
いる。そして、前記チャネル層を形成するには、チャネ
ル層形成予定領域に開口を有するマスクを半絶縁性Ｇａ
Ａｓ基板上に形成し、前記開口内に露出された前記半絶
縁性ＧａＡｓ基板の一部表面に例えばンリコン・イオ□
ンを打ぢ込むことに依り行なっている。
ところで、前記の如き半導体装置を製造する際の重要な
問題の一つとして、電界効果トランジス□り間の闇値電
圧のばらつき（△Ｖ　ｔｌ＋）が挙げられる。現在、ト
（Ｋ　　ｂｉｔ）銀積回路装置を製造する場合では、△
ｖｔｈとして６’０’（ｒｎＶ）程度まで許容されるの
で、従来技術でも歩留りは悪いが製造可能である。しか
し、４〜６４　（Ｋ　ｂｊｔ：ｌ　もの簗積回路装置に
なると△ｖｔｈを小さくする（例えば△Ｖｔｈ＝５０〜
２０　（ｍＶ）程度）ことが要求され、このようなΔｖ
ｔｈを得ることは前記従来技術では無理である。
□　発明の目的 本発明は、ＧａＡｓ系半導体を材料とする電界効果トラ
ンジスタを有する半導体装置を製造する番ご際し、極く
簡単な技術を付加するのみで、電界効果トランジスタ間
の闇値電圧のばらつきを小さく抑えることができるよう
にし、この種の半導体装置の高集積化を実現させるもの
である。
発明の構成 本発明は、半絶縁性ＧａＡＳ基板にチャネル層を形成す
る為のイオン注入を行なうに先立ち、該半絶縁性ＧａＡ
ｓ基板上にＡｌＮ薄膜を形成し、そのＡ７２Ｎ薄膜を介
してチャネル層形成の為のイオン注入を行ない、そして
、注入イオンを電気的に活性化する際は、前記Ａ７！Ｎ
薄膜上に更に絶縁膜（好ましくはＡｌＮ膜）を形成して
から熱処理を行なうものである。これに依り、前記イオ
ン注入時及びイオン注入後の熱処理時に発生ずる欠陥の
導入及び悪影響を低減させ、チャオル層に於けるキャリ
ヤ分布を均質にし、電界効果トランジスタ間の闇値電圧
のばらつきを小さくする。
発明の実施例 第１図乃至第６図は本発明一実施例を説明する為の工程
要所に於ける半導体装置の要部切断側面図であり、次に
、これ等の図を参照しつつ記述する。尚、本実施例は、
ディプレッション・モードを有するＧａＡｓ−ＭＥＳ　
　ＦＥＴを１００１［１ｉ１集積化した装置を製造した
際のものである。
第１図参照 ■　半絶縁性ＧａＡｓ基板１を用意する。この基４Ｆｊ
、　１はＣｒを導入して半絶縁性化してあり、そのＣｒ
ａ度は０　、８　　（ｗｔ　ｐｐｍ）程度である。
■　例えは、リアクティブ・スパッタリング法を適用し
、ＧａＡｓ基板１上にＡ７！Ｎ股２を厚さ例えは５５０
　〔人〕程度に形成する。
第２図参照 ■　通常のフォト・リソグラフィ技術を適用し、チャネ
ル層形成予定領域に対応した開口を有する例えば二酸化
シリコンからなるマスク膜３を形成する。尚、記号３Ａ
はマスク膜３に形成された前記開口を指示している。
■　イオン注入法を適用し、シリコンの打ち込みを行な
いチャネル層４を形成する。この時のイオン注入条件は
、加速エネルギ：６０ＣＫｅＶ）、ドーズ量：　７　Ｘ
　１０１２（ｃｍ−２）である。
第３図参照 ■　二酸化シリコンからなるマスク膜３を除去してから
、再びリアクティブ・スパッタリング法を適用し、Ａｌ
１Ｎ膜５を厚さ例えば１．０００Ｃ人〕程度に形成する
。
■　温度８５０（’Ｃ）、時間１５〔分〕の熱処理を行
ない、注入イオンを活性化する。
第４図参照 ■　ＡβＮ膜５及び２を除去してからスパッタ法を適用
し、ｗｓｉｌｉを厚さ例えば５０００　　（人〕程度に
形成する。
■　通常のフォト・リソグラフィ技術を適用し、前記Ｗ
Ｓｉ膜をパターニングしてショットキ・ケート電極６を
形成する。
■　通常のフォト・リソグラフィ技術を適用し、チャネ
ル層４に対応する開口を有する例えば二酸化シリコンか
らなるマスク膜７を形成する。尚、マスク膜７を形成す
る為のフォト・マスクは前記工程■で使用したものを使
用することもできる。
［相］　イオン注入法を適用し、シリコンの打ち込みを
行ないソース領域８及びドレイン領域９を形成する。こ
の時のイオン注入条件は、加速エネルギ：１７５（Ｋｅ
Ｖ）、ドース量：１．７Ｘ１０１３〔Ｃｍ−２〕である
。
第５図参照 ■　二酸化シリコンからなるマスク膜７を除去してから
りアクティブ・スパッタリンク法を適用し、新たにＡβ
Ｎ膜１０を厚さ例えば１０００　Ｃ人］程度に形成する
。
＠　温度８００（’Ｃ）、時間１０［分〕の熱処理を行
なう。
第６図参照 ０　通常のフォト・リソグラフィ技術を適用し、Ａ７！
Ｎ膜１０のパターニングを行ない電極コンタクト窓を形
成する。
■　スパッタ法を適用し、Ａ　ｕ　Ｇ　ｅ　ＩＱを厚さ
例えば４０００　（人〕程度に形成し、これを通常のフ
ォト・リソグラフィ技術にてパターニングしてソース電
極１１、ドレイン電極１２、ゲート電極１３を形成する
。
このようにして作成したＧ　ａ　Ａ　ｓ　−Ｍ　Ｅ　Ｓ
　　ＦＥＴの平均闇値電圧は０．５　（Ｖ〕であり、闇
値電圧のばらつき△ｖｔｈは１６（ｍＶ）であった。
この△Ｖ　ｔｈ＝　１６　（ｍＶ）は６４　（Ｋ　ｂｉ
ｔ〕のＧａＡｓ系電界効果トランジスタををする集積回
路装置の製造条件を満足するものである。
第７図は、前記したチャネル層を形成する際、シリコン
・イオンの注入量を変えることに依り闇値電圧Ｖｔｂを
変え、その時の△ｖｔｈの変化について調べた結果を線
図にしたものであり、横軸に闇値電圧ｖｔｈを、縦軸に
闇値電圧のばらつき△ｖｔｈをそれぞれ採っである。
特性線Ａは本発明のもの、特性線Ｂは従来技術に依るも
のをそれぞれ示す。図から判るように、本発明を実施し
たものでは、闇値電圧のばらつき△Ｖｔｂが従来技術に
依る場合の１／３〜１／２程度に小さくなっていること
が明らかである。
本発明に於いて、チャネル層をイオン注入法にて形成す
る際、保護膜として／’７＋Ｎを使用した理由は、ＡＮ
ＮがＧ　ａ　Ａ　ｓと線膨張係数が殆ど同しであること
に依る。
また、前記実施例に於いては、チャネル層を形成する為
、イオン注入されたシリコンを熱処理して電気的に活性
化する際、保護膜としてＡβＮを使用したが、これはＳ
ｉ３Ｎ４膜、Ｓ　ｉ　０２股、ＡＩ！２０３１Ｑ等他の
絶縁膜を使用しても効果上の差異はない。
更にまた、前記実施例では、その工程［株］に於いてシ
リコンのイオン注入を行ないソース領域８及びトレイン
領域９を形成しているか、それに先立ち、例えば工程■
と工程■の間に、第８図に見られる如く、薄いＡｆｆＮ
Ｂ！１４を形成する工程をおき、その後、工程■に入る
ようにし、ソース領域８及びトレイン領域９を形成する
為のイオン注入ば保護膜であるＡβＮ膜１４を介して行
なうようにしても良い。
発明の効果 本発明では、Ｑａｆｉ、ｓ系電界効果トランジスタを有
する半導体装置を製造するに際し、単結晶Ｇａ、Ａｓ基
板（或いは層）上にＡ７！Ｎｉｌを形成してから選択的
にイオン注入を行なってチャネル層を形成し、次に、前
記／ＩＮ膜上を絶縁膜で覆ってから熱処理を行なうよう
にしている。そして、その工程を採ることに依り、各電
界効果トランジスタに対応するチャネル層に於けるキャ
リヤ分布のばらつきを低減することが可能となり、その
結果、闇値電圧が揃った電界効果トランジスタを形成す
ることができ、従来技術では困難であった４　（Ｋｂｉ
ｔ）以上の高集積化半導体装置を製造し得る。
【図面の簡単な説明】
第１図乃至第６図は本発明一実施例を説明する為の工程
要所に於ける装置の要部切断側面図、第７図は閾値電圧
ｖｔｈと閾値電圧のばらつき△ｖｔｈの関係を表わす線
図、第８図は他の実施例を説明する為の工程要所に於け
る装置の要部切断側面図である。 図に於いて、１は半絶縁性ＧａＡｓ基板、２はＡ／２Ｎ
膜、３はマスク膜、４はシリコンをイオン注入して形成
したチャネル層、５ばＡＩＮ膜（絶縁膜）、６はショッ
トキ・ゲート電極、７はマスク膜、８はソース領域、９
ばドレイン領域、ｌＯはＡβＮ膜、１１はソース電極、
１２はトレイン電極、１３はゲート電極である。 特許出願人　　　冨士通株式会社 代理人弁理士　　工具　久五部 （外３名） 第１図 第２図 第３図 第４図 第５図 第６図 第７図 ０２　′ Ｖ１間値電Ｅ］−（） 第８図 ３０

Claims (1)

    【特許請求の範囲】
  1. 単結晶ＧａＡｓ基板（或いはＮ）上にＡ／Ｎ膜を形成し
    、次に、該Ａ７！Ｎ膜を介してイオン注入を行ない、次
    に、前記Ａｊ２’Ｎ膜」二に絶縁膜を形成してから熱処
    理を行なう工程が含まれてなることを特徴とする半導体
    装置の製造方法。□
JP57209078A 1982-11-29 1982-11-29 半導体装置の製造方法 Pending JPS5999717A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57209078A JPS5999717A (ja) 1982-11-29 1982-11-29 半導体装置の製造方法
DE8383307213T DE3381683D1 (de) 1982-11-29 1983-11-25 Feldeffekttransistor und verfahren zu seiner herstellung.
EP83307213A EP0112657B1 (en) 1982-11-29 1983-11-25 Field effect transistor and process for fabricating it
US06/555,547 US4642879A (en) 1982-11-29 1983-11-28 Method of making self-aligned FET using GaAs substrate and spatially controlled implanted channel region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57209078A JPS5999717A (ja) 1982-11-29 1982-11-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5999717A true JPS5999717A (ja) 1984-06-08

Family

ID=16566890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57209078A Pending JPS5999717A (ja) 1982-11-29 1982-11-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4642879A (ja)
JP (1) JPS5999717A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054852A (ja) * 2015-09-07 2017-03-16 富士電機株式会社 窒化ガリウム半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0216285B1 (en) * 1985-09-20 1992-05-13 Sumitomo Electric Industries, Ltd. Method of annealing a compound semiconductor substrate
US5187111A (en) * 1985-09-27 1993-02-16 Kabushiki Kaisha Toshiba Method of manufacturing Schottky barrier gate FET
US4847212A (en) * 1987-01-12 1989-07-11 Itt Gallium Arsenide Technology Center Self-aligned gate FET process using undercut etch mask
EP0224614B1 (en) * 1985-12-06 1990-03-14 International Business Machines Corporation Process of fabricating a fully self- aligned field effect transistor
JPS62262466A (ja) * 1986-05-09 1987-11-14 Toshiba Corp Ｍｅｓ　ｆｅｔの製造方法
EP0252179B1 (en) * 1986-07-11 1992-05-27 International Business Machines Corporation Process for producing undercut mask profiles
US4788156A (en) * 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US5051792A (en) * 1987-10-20 1991-09-24 Bell Communications Research, Inc. Epitaxial intermetallic contact for compound for compound semiconductors
US4830983A (en) * 1987-11-05 1989-05-16 Xerox Corporation Method of enhanced introduction of impurity species into a semiconductor structure from a deposited source and application thereof
US5293138A (en) * 1988-04-12 1994-03-08 Electronic Decisions Incorporated Integrated circuit element, methods of fabrication and utilization
DE68923756T2 (de) * 1988-10-28 1996-03-07 Texas Instruments Inc., Dallas, Tex. Abgedeckte Wärmebehandlung.
JP3157690B2 (ja) * 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5688703A (en) * 1995-09-05 1997-11-18 Motorola, Inc. Method of manufacturing a gate structure for a metal semiconductor field effect transistor
US5821567A (en) * 1995-12-13 1998-10-13 Oki Electric Industry Co., Ltd. High-resolution light-sensing and light-emitting diode array
US5929467A (en) * 1996-12-04 1999-07-27 Sony Corporation Field effect transistor with nitride compound
CA2456662A1 (en) * 2001-08-07 2003-02-20 Jan Kuzmik High electron mobility devices
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
WO2018034840A1 (en) * 2016-08-18 2018-02-22 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
US11482600B1 (en) 2019-09-05 2022-10-25 United States of America as represented by Wright-Patterson the Secretary of the Air Force Alignment-tolerant gallium oxide device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4881486A (ja) * 1972-02-02 1973-10-31
JPS5627972A (en) * 1979-08-17 1981-03-18 Oki Electric Ind Co Ltd Manufacture of compound semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396437A (en) * 1981-05-04 1983-08-02 Hughes Aircraft Company Selective encapsulation, controlled atmosphere annealing for III-V semiconductor device fabrication
US4426765A (en) * 1981-08-24 1984-01-24 Trw Inc. Process for fabrication of ohmic contacts in compound semiconductor devices
US4452646A (en) * 1981-09-28 1984-06-05 Mcdonnell Douglas Corporation Method of making planar III-V compound device by ion implantation
US4426767A (en) * 1982-01-11 1984-01-24 Sperry Cororation Selective epitaxial etch planar processing for gallium arsenide semiconductors
US4532695A (en) * 1982-07-02 1985-08-06 The United States Of America As Represented By The Secretary Of The Air Force Method of making self-aligned IGFET
US4505023A (en) * 1982-09-29 1985-03-19 The United States Of America As Represented By The Secretary Of The Navy Method of making a planar INP insulated gate field transistor by a virtual self-aligned process
US4519127A (en) * 1983-02-28 1985-05-28 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a MESFET by controlling implanted peak surface dopants

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4881486A (ja) * 1972-02-02 1973-10-31
JPS5627972A (en) * 1979-08-17 1981-03-18 Oki Electric Ind Co Ltd Manufacture of compound semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054852A (ja) * 2015-09-07 2017-03-16 富士電機株式会社 窒化ガリウム半導体装置の製造方法

Also Published As

Publication number Publication date
US4642879A (en) 1987-02-17

Similar Documents

Publication Publication Date Title
JPS5999717A (ja) 半導体装置の製造方法
US20020168802A1 (en) SiGe/SOI CMOS and method of making the same
US5030582A (en) Method of fabricating a CMOS semiconductor device
US4090289A (en) Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS
US5273914A (en) Method of fabricating a CMOS semiconductor devices
US7271041B2 (en) Method for manufacturing thin film transistor
US4581076A (en) Selectively implanting GaAs semiconductor substrates through a metallic layer
JPS61101080A (ja) 電界効果トランジスタ
JP2000353670A (ja) 半導体装置の製造方法
JP2611342B2 (ja) 半導体装置の製造方法
JPS634345B2 (ja)
JPS6160591B2 (ja)
JPS6347982A (ja) 半導体装置
KR0167667B1 (ko) 반도체 제조방법
JP3189291B2 (ja) 半導体装置の製造方法
JPS6331097B2 (ja)
JPH04359468A (ja) 化合物半導体装置及びその製造方法
JPH0245332B2 (ja)
JPS59181066A (ja) 半導体装置の製造方法
JPH0626221B2 (ja) 半導体装置の製造方法
JPH028454B2 (ja)
JPS62250635A (ja) 半導体装置の製造方法
JPS61269311A (ja) 化合物半導体装置の製造法
JPH01208870A (ja) 化合物半導体装置の製造方法
JPH1174215A (ja) 半導体装置の製造方法