JPS6010665A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6010665A JPS6010665A JP58119609A JP11960983A JPS6010665A JP S6010665 A JPS6010665 A JP S6010665A JP 58119609 A JP58119609 A JP 58119609A JP 11960983 A JP11960983 A JP 11960983A JP S6010665 A JPS6010665 A JP S6010665A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- current value
- nicr
- semiconductor device
- programming current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体装置に係り、特に小さなチップ面積
においてヒユーズの切断電流値をモニタできるようにし
たヒユーズ型FROMに関するものである。
においてヒユーズの切断電流値をモニタできるようにし
たヒユーズ型FROMに関するものである。
従−来、この種のヒユーズ型FROMとして第1図に示
すものがあった。この図において、1はヒII) ユーズとしてN i Crヒユーズを用いたメモリを含
む動作回路部、2はアルミ配線からなる電極取出シ用バ
ンド、3はNiCrヒユーズのプログラミング電流値を
モニタするためのパターンであり、これらはウェハチッ
プ4上に形成されている。
すものがあった。この図において、1はヒII) ユーズとしてN i Crヒユーズを用いたメモリを含
む動作回路部、2はアルミ配線からなる電極取出シ用バ
ンド、3はNiCrヒユーズのプログラミング電流値を
モニタするためのパターンであり、これらはウェハチッ
プ4上に形成されている。
NiCrヒユーズ型FROMはメモリ部がNlCrヒユ
ーズで構成されており、書き込みはこのNi Crヒユ
ー スに一定電流を流し、NiCrヒユーズ’&切断す
ることにより行っている。
ーズで構成されており、書き込みはこのNi Crヒユ
ー スに一定電流を流し、NiCrヒユーズ’&切断す
ることにより行っている。
メモリ部に用いられるNiCrヒユーズの特性としては
、次の2項目が必須条件である。
、次の2項目が必須条件である。
(1)一定の書き込み条件でプログラミングできるよ5
に、一定電流にてNiCrヒユーズか切断されること。
に、一定電流にてNiCrヒユーズか切断されること。
(2)使用中の動作電流によっては、N i Crヒユ
ーズが切断されないこと。
ーズが切断されないこと。
これらの2点が各ウェハチップ4で満されているかどう
かチェックするために、第1図に示したモニタ用のパタ
ーン3が備えられている、従来のN i Crヒユーズ
型FROMは以上のよう(2) に構成されているので、モニタ用のパターン3を入れる
ための面積がウェハチップ4上に必要となり、チップ面
積が大きくなるという欠点があった。
かチェックするために、第1図に示したモニタ用のパタ
ーン3が備えられている、従来のN i Crヒユーズ
型FROMは以上のよう(2) に構成されているので、モニタ用のパターン3を入れる
ための面積がウェハチップ4上に必要となり、チップ面
積が大きくなるという欠点があった。
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、ウェハチップ上に形成するアル
ミ配線の電極取出し用パッド間にNiCrヒユーズを接
続することにより、小さなチップ面積でNiCrヒユー
ズの切断電流値をモニタできるようにした半導体装置ケ
提供することを目的としている。以下この発明の一実施
例な図面について説明する。
ためになされたもので、ウェハチップ上に形成するアル
ミ配線の電極取出し用パッド間にNiCrヒユーズを接
続することにより、小さなチップ面積でNiCrヒユー
ズの切断電流値をモニタできるようにした半導体装置ケ
提供することを目的としている。以下この発明の一実施
例な図面について説明する。
第2図はこの発明の一実施例を示す半導体装置の平面図
である。この図において、5は前記電極取出し用パッド
2間にそれぞれ形成されたプログラミング電流値を検知
するNiCrヒユーズ、6は前記NiCrヒユーズ5ビ
アルミ配線の電極取出し用パッド2にそれぞれ接続する
ためのアルミ配線である。
である。この図において、5は前記電極取出し用パッド
2間にそれぞれ形成されたプログラミング電流値を検知
するNiCrヒユーズ、6は前記NiCrヒユーズ5ビ
アルミ配線の電極取出し用パッド2にそれぞれ接続する
ためのアルミ配線である。
上記のように、この発明による半導体装置は、アルミ配
線の電極取出し用パッド2間にメモリ用のものと同等な
N i Crヒユーズ5が形成されているので、このN
iCrヒユーズ5の切断電流を測定することにより、プ
ログラミング電流値を測定できる。
線の電極取出し用パッド2間にメモリ用のものと同等な
N i Crヒユーズ5が形成されているので、このN
iCrヒユーズ5の切断電流を測定することにより、プ
ログラミング電流値を測定できる。
なお、電極取出し用パッド2間に形成されたN i C
rヒユーズ5は、製品出荷前にすべて切断されるため、
電極取出し用パッド2間は電気的には絶縁状態であり、
動作時には悪影響を与えることはない。なお、NiCr
ヒユーズ5は一般には他のヒユーズであってもよい。
rヒユーズ5は、製品出荷前にすべて切断されるため、
電極取出し用パッド2間は電気的には絶縁状態であり、
動作時には悪影響を与えることはない。なお、NiCr
ヒユーズ5は一般には他のヒユーズであってもよい。
以上説明したように、この発明によれば、プログラミン
グ電流値を検知するヒユーズをアルミ配線の電極取出し
用バンドにそれぞれ形成したので、チップ面積が小さく
なるとともに、精度の高いデータが得られるという効果
がある。
グ電流値を検知するヒユーズをアルミ配線の電極取出し
用バンドにそれぞれ形成したので、チップ面積が小さく
なるとともに、精度の高いデータが得られるという効果
がある。
第1図は従来の半導体装置の平面図、第2図はこの発明
の一実施例を示す半導体装置の平面図である。 図中、1は動作回路部、2は電極取出し用パッド、4は
ウェハチップ、5はN i Crヒユーズ、6はN i
Crヒユーズを電極取出し用パッドに接続するアルミ
配線である。 代理人 大 岩増雄 (外2名) 第1図 第2図
の一実施例を示す半導体装置の平面図である。 図中、1は動作回路部、2は電極取出し用パッド、4は
ウェハチップ、5はN i Crヒユーズ、6はN i
Crヒユーズを電極取出し用パッドに接続するアルミ
配線である。 代理人 大 岩増雄 (外2名) 第1図 第2図
Claims (1)
- ウェハチップ上にヒユーズを備えたメモリを含む動作回
路部と、所要数の電極取出し用バンドと、プログラミン
グ電流値を検知するヒユーズとを備え、前記ヒユーズに
一定電流を流してこれを切断し前記メモリにプログラム
の書き込みを行うヒユーズ型FROMにおいて、前記各
電極取出し用パッド間にそれぞれプログラミング電流値
を検知するヒユーズを接続したこと”k%徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119609A JPS6010665A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119609A JPS6010665A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010665A true JPS6010665A (ja) | 1985-01-19 |
Family
ID=14765644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119609A Pending JPS6010665A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010665A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5788855A (en) * | 1995-05-04 | 1998-08-04 | Intel Corporation | Method of producing circuit board |
| CN104112730A (zh) * | 2013-06-09 | 2014-10-22 | 广东美的制冷设备有限公司 | 智能功率模块及其制造方法 |
-
1983
- 1983-06-29 JP JP58119609A patent/JPS6010665A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5788855A (en) * | 1995-05-04 | 1998-08-04 | Intel Corporation | Method of producing circuit board |
| CN104112730A (zh) * | 2013-06-09 | 2014-10-22 | 广东美的制冷设备有限公司 | 智能功率模块及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010665A (ja) | 半導体装置 | |
| JP2743457B2 (ja) | 半導体装置 | |
| JPH05335117A (ja) | チップネットワーク抵抗器 | |
| JPS54152966A (en) | Manufacture of semiconductor integrated-circuit device | |
| JPH1079466A (ja) | 半導体装置 | |
| JPS57190344A (en) | Master slice semiconductor integrated circuit device | |
| JPH063838B2 (ja) | 半導体集積回路装置 | |
| JPH025538Y2 (ja) | ||
| JPH0442554A (ja) | 半導体チップ及びその信頼性評価方法 | |
| JPS6120781Y2 (ja) | ||
| JP2710357B2 (ja) | 集積回路装置 | |
| JPH10223679A (ja) | 半導体装置及び製造方法 | |
| JPH0355982B2 (ja) | ||
| JP2715603B2 (ja) | 半導体装置 | |
| JPS61263116A (ja) | 半導体装置 | |
| JPH04186755A (ja) | リードフレーム | |
| JPH03185744A (ja) | 半導体素子 | |
| JPS5936913Y2 (ja) | コンデンサ巻取機の不良検出装置 | |
| JPH0636580Y2 (ja) | 半導体集積回路 | |
| JPH0577177B2 (ja) | ||
| JPH02294059A (ja) | Icパッケージ | |
| JPS58182841A (ja) | モノリシツク集積回路 | |
| JPH02134840A (ja) | 半導体装置 | |
| JPH0513658A (ja) | 半導体装置用リードフレーム | |
| JPH0730129A (ja) | ツェナーザップ用パッド |