JPH0355982B2 - - Google Patents

Info

Publication number
JPH0355982B2
JPH0355982B2 JP57085201A JP8520182A JPH0355982B2 JP H0355982 B2 JPH0355982 B2 JP H0355982B2 JP 57085201 A JP57085201 A JP 57085201A JP 8520182 A JP8520182 A JP 8520182A JP H0355982 B2 JPH0355982 B2 JP H0355982B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor
pad
evaluation
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57085201A
Other languages
English (en)
Other versions
JPS58200549A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP57085201A priority Critical patent/JPS58200549A/ja
Publication of JPS58200549A publication Critical patent/JPS58200549A/ja
Publication of JPH0355982B2 publication Critical patent/JPH0355982B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view

Landscapes

  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 この発明は、半導体装置の信頼性試験の用に供
される半導体評価用装置に関するものである。
従来、この種の装置として第１図に示すものが
あつた。
同図において、１は半導体チツプ、２は上記チ
ツプ１に設けられた外部電極接続用パツドで、上
記チツプ１の周辺部１ａに配置されている。３は
上記チツプ１に設けられた評価用素子であり、上
記パツド２の内側部分、換言すれば上記チツプ１
の中央部１ｂに配置されている。
この半導体評価用装置を用いて、信頼性試験を
実施することにより、ストレスが半導体チツプ１
に設けられた評価用素子３に印加される。評価用
素子３に対するストレスの度合を外部電極接続用
パツド２を介して検出し、これにより該評価用素
子の電気的特性を調査していた。
ところで、温度サイクル試験、プレツシヤクツ
カ試験等の環境試験において、半導体チツプに印
加されるストレスは周辺部程大きく、中央部は小
さいものである。したがつて、従来の半導体評価
用装置では、評価用素子３が上記チツプ１の中央
部１ｂ寄りに位置しているため、ストレスが半導
体チツプ１の周辺または外部電極接続用パツド２
の部分におよんでも、検出しにくい欠点があつ
た。
この発明は上記のような従来のものの欠点を除
去するためになされたもので、評価用素子を少な
くともストレスの影響を最も受けやすいチツプ周
辺部に配列することにより、小さなストレスでも
短時間にかつ容易に検知できる半導体評価用装置
を提供することを目的としたものである。
以下、この発明の一実施例を図面について説明
する。
第２図において、１は半導体チツプ、２は半導
体チツプ１に設けられた外部電極接続用パツド
で、上記チツプ１の中央部１ｂに位置している。
３は上記半導体チツプ１に設けられた評価用素子
であり、上記パツド２の外側部分、つまり上記チ
ツプ１の周辺部１ａに配置されている。
前記半導体評価用装置を用いて種々の信頼性試
験を実施することにより、ストレスが半導体チツ
プ１の周辺部１ｂにある評価用素子３に印加され
るが、このストレスの影響は上記チツプ１の中央
部１ｂに比較して、周辺部１ａほどその影響を受
けやすい。したがつて、半導体チツプ１の周辺部
１ａに配置されている評価用素子３の特性を、外
部電極接続用パツド２を介して測定することによ
り、微少なストレスでも容易に検出できることと
なる。
前記実施例では、評価用素子３を半導体チツプ
１の周辺部１ａのみに配置した例を示したが、当
然のことながら上記チツプ１の中央部１ｂにも評
価用素子３を配置してもよいことは明らかであ
る。
以上のように、この発明によれば外部電極接続
用パツドを半導体チツプ中央部寄りに設け、評価
用素子を少なくとも前記パツド配設部とチツプ周
縁との間に設けることにより、ストレスの影響を
受けやすい上記チツプ周辺部の評価が容易にかつ
短時間で検出し得る半導体評価用装置を提供する
ことができる。
【図面の簡単な説明】
第１図は、従来の半導体評価用装置を示す上面
図、第２図は、この発明に係る半導体評価用装置
の一例を示す上面図である。 １……半導体チツプ、１ａ……周辺部、１ｂ…
…中央部、２……外部電極接続用パツド、３……
評価用素子。なお、図中、同一符号は同一もしく
は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体チツプの中央部寄りに外部電極接続用
    パツドを設け、このパツドに電気的に接続され、
    この接続されたパツドを介して特性を評価される
    評価用素子を、前記パツド配設部と上記チツプ周
    縁との間に配置したことを特徴とする半導体評価
    用装置。
JP57085201A 1982-05-18 1982-05-18 半導体評価用装置 Granted JPS58200549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57085201A JPS58200549A (ja) 1982-05-18 1982-05-18 半導体評価用装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57085201A JPS58200549A (ja) 1982-05-18 1982-05-18 半導体評価用装置

Publications (2)

Publication Number Publication Date
JPS58200549A JPS58200549A (ja) 1983-11-22
JPH0355982B2 true JPH0355982B2 (ja) 1991-08-27

Family

ID=13852003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57085201A Granted JPS58200549A (ja) 1982-05-18 1982-05-18 半導体評価用装置

Country Status (1)

Country Link
JP (1) JPS58200549A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740581B2 (ja) * 1987-05-18 1995-05-01 富士通株式会社 半導体集積回路及び製造方法
JP5649478B2 (ja) * 2011-02-16 2015-01-07 三菱電機株式会社 半導体装置及びその試験方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5140878A (ja) * 1974-10-04 1976-04-06 Hitachi Ltd

Also Published As

Publication number Publication date
JPS58200549A (ja) 1983-11-22

Similar Documents

Publication Publication Date Title
KR930022510A (ko) 테스트 접촉부만을 가지는 반도체 장치 제조 방법
JPH0355982B2 (ja)
JP3093216B2 (ja) 半導体装置及びその検査方法
JP2985423B2 (ja) 半導体装置
JPS6231148A (ja) 半導体装置
JPS5688343A (en) Multichip type semiconductor package
JPS62279648A (ja) 半導体集積回路装置
JPH0496343A (ja) 半導体装置
JP2665075B2 (ja) 集積回路チェックパターンおよびそのチェック方法
JPS6467931A (en) Integrated circuit
JP2978883B1 (ja) 半導体装置
KR100231481B1 (ko) 프로브패드
JP2533810B2 (ja) 半導体装置
JPS5942707Y2 (ja) ハンドリング装置の電極子
JPH04364485A (ja) 混成集積回路装置の検査方法
JPH0442943A (ja) 半導体装置の検査装置
JPH0754814B2 (ja) Ｉｃチツプの試験測定方法
JPS6290940A (ja) 半導体装置
JPH0459148U (ja)
JPS6279376A (ja) 半導体装置の耐湿性評価方法
JPS63204623A (ja) 半導体装置
JPH03156944A (ja) 半導体装置
JPH03151651A (ja) 半導体装置
JPH05160216A (ja) 半導体回路装置
JPS58192333A (ja) 半導体装置