JPS60118948A - ストレ−ジ・キ−・アクセス方式 - Google Patents
ストレ−ジ・キ−・アクセス方式Info
- Publication number
- JPS60118948A JPS60118948A JP58226046A JP22604683A JPS60118948A JP S60118948 A JPS60118948 A JP S60118948A JP 58226046 A JP58226046 A JP 58226046A JP 22604683 A JP22604683 A JP 22604683A JP S60118948 A JPS60118948 A JP S60118948A
- Authority
- JP
- Japan
- Prior art keywords
- storage
- address
- key
- access
- storage key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データ処理システムにおけるメイン・ストレ
ージの分割単位ごとに与えられているストレージ・キー
を明示的にアクセスするストレージ・キー・アクセス方
式に関するものである。
ージの分割単位ごとに与えられているストレージ・キー
を明示的にアクセスするストレージ・キー・アクセス方
式に関するものである。
第１図は従来のメイン・ストレージとストレージ・キー
とのアドレス空間の対応例を示す図、第２図は従来のス
トレージ・キー・アクセス方式を説明する図である。図
において、１はメイン会ストレージのアドレス空間、２
はストレージ・キーのアドレス空間、３はメイン・スト
レージ−アドレス、４はアドレス生成手段、５はマルチ
プレクサ、６はストレージ・キー、４１はストレージ拳
キー拳アドレスを示す。
とのアドレス空間の対応例を示す図、第２図は従来のス
トレージ・キー・アクセス方式を説明する図である。図
において、１はメイン会ストレージのアドレス空間、２
はストレージ・キーのアドレス空間、３はメイン・スト
レージ−アドレス、４はアドレス生成手段、５はマルチ
プレクサ、６はストレージ・キー、４１はストレージ拳
キー拳アドレスを示す。
通常、データ処理システムにおけるメイン・ストレージ
は、その参照や変更を記録するためにいくつかのブロッ
クに分割されていて、その分割単位をページと呼んでい
る。各ページには、そのページごとの参照や変更を記録
するストレージ・キーと呼ばれる制御フィールドが与え
られている。
は、その参照や変更を記録するためにいくつかのブロッ
クに分割されていて、その分割単位をページと呼んでい
る。各ページには、そのページごとの参照や変更を記録
するストレージ・キーと呼ばれる制御フィールドが与え
られている。
このストレージ鳴キーは、各ページごとに最低限「参照
ビットＲＪと「変更ビットＣ」をもっている。
ビットＲＪと「変更ビットＣ」をもっている。
ストレージ・キーがアクセスされるのは、次の２通りの
場合がある。
場合がある。
■ 各ページ内の記憶装置がＣＰＵ （中央処理装置）
またはチャネルによって書き込みまたは読み出しのため
に参照されるごとに参照ピッ）ＲがＩ」にセットされる
。また、各ページ内の記憶装置がＣＰＵまたはチャネル
に二って書き込まれるたびごとに変更ビットＣが「１」
にセットされる。これらを「暗黙のアクセス」と呼ぶ。
またはチャネルによって書き込みまたは読み出しのため
に参照されるごとに参照ピッ）ＲがＩ」にセットされる
。また、各ページ内の記憶装置がＣＰＵまたはチャネル
に二って書き込まれるたびごとに変更ビットＣが「１」
にセットされる。これらを「暗黙のアクセス」と呼ぶ。
■ ストレージ・キー自体を命令によって読み出したり
書き込んだシする。これを「明示的アクセス」と呼ぶ。
書き込んだシする。これを「明示的アクセス」と呼ぶ。
従来、このストレージ・キーはその性格上、第１図に示
すようにメイン・ストレージと異なるアドレス空間に割
り付けられている。第１図に示すアドレス空間は、メイ
ン・ストレージのアドレス空間１が２５６ＭＢ、（メガ
・バイト）あり、１ページを２ＫＢ （キロ・バイト）
とした例であり、従って、ストレージ−キーのアドレス
空間２が１２８ＫＷ（キロ・ワード、ＩＷ＝２ビット）
となる。このようなアドレス空間に対してのストレージ
・キーのアクセスでは、第２図に示すように、先に述べ
た暗黙のアクセスをする場合にはメイン嗜ストレージ中
アドレス３のうち、ページ・アドレス部分がストレージ
・キーのアドレスとなるが、明示的アクセスをする場合
には特別なアドレス生成手段４によって生成したストレ
ージ拳キー・アドレス４１を、暗黙のアクセスの場合の
ストレージ舎キーのアドレス会バスと異なる明示的アク
セスのアドレス俸バスを通して送出し、マルチプレクサ
５を通してストレージ・キー６をアドレッシングしなけ
ればならなかった。
すようにメイン・ストレージと異なるアドレス空間に割
り付けられている。第１図に示すアドレス空間は、メイ
ン・ストレージのアドレス空間１が２５６ＭＢ、（メガ
・バイト）あり、１ページを２ＫＢ （キロ・バイト）
とした例であり、従って、ストレージ−キーのアドレス
空間２が１２８ＫＷ（キロ・ワード、ＩＷ＝２ビット）
となる。このようなアドレス空間に対してのストレージ
・キーのアクセスでは、第２図に示すように、先に述べ
た暗黙のアクセスをする場合にはメイン嗜ストレージ中
アドレス３のうち、ページ・アドレス部分がストレージ
・キーのアドレスとなるが、明示的アクセスをする場合
には特別なアドレス生成手段４によって生成したストレ
ージ拳キー・アドレス４１を、暗黙のアクセスの場合の
ストレージ舎キーのアドレス会バスと異なる明示的アク
セスのアドレス俸バスを通して送出し、マルチプレクサ
５を通してストレージ・キー６をアドレッシングしなけ
ればならなかった。
このように従来の方式によると、明示的アクセスの場合
の特別なアドレス生成手段、及び明示的アクセスの場合
のアドレスと暗黙のアクセスの場合のアドレスとをマル
チプレックスするマルチプレックス 量がかなりの割合を占めていた。
の特別なアドレス生成手段、及び明示的アクセスの場合
のアドレスと暗黙のアクセスの場合のアドレスとをマル
チプレックスするマルチプレックス 量がかなりの割合を占めていた。
本発明は、上記の考察に基づくものでちって、ストレー
ジ拳キーの明示的アクセスのだめの７１−ドフェアの量
を減少させ、明示的アクセスを効率的に行うことができ
るストレージ嘗キーアクセス方式を提供することを目的
とするものである。
ジ拳キーの明示的アクセスのだめの７１−ドフェアの量
を減少させ、明示的アクセスを効率的に行うことができ
るストレージ嘗キーアクセス方式を提供することを目的
とするものである。
そのために本発明のストレージ・キーアクセス方式は、
メイン・ストレージ、該メイン・ストレージの分割単位
ごとに与えられるストレージ−キー、及び上記メイン・
ストレージとと記ストレージ・キーをアクセスするアク
セス装置を備えたデータ処理システムにおいて、上記ス
トレージ・キーは、アドレスとして対応するメインｅス
トレージのアドレスと同一のアドレスが割り付けられ、
上記アクセス装置は、メイン・ストレージのアクセスと
命令によるストレージ・キーのアクセスとを切シ分ける
モードの設定を行い、当該設定の下で上記メイン−スト
レージのアクセスの場合に同時に行われる上記ストレー
ジ１キーのアクセスのためのストレージ−キー拳アドレ
ス送出パスと上記命令によるストレージ書キーのアクセ
スの場合のストレージ・キー・アドレス送出バスとを同
一のパスを用いて上記ストレージ・キーをアクセスする
ようにしたことを特徴とするものである。
メイン・ストレージ、該メイン・ストレージの分割単位
ごとに与えられるストレージ−キー、及び上記メイン・
ストレージとと記ストレージ・キーをアクセスするアク
セス装置を備えたデータ処理システムにおいて、上記ス
トレージ・キーは、アドレスとして対応するメインｅス
トレージのアドレスと同一のアドレスが割り付けられ、
上記アクセス装置は、メイン・ストレージのアクセスと
命令によるストレージ・キーのアクセスとを切シ分ける
モードの設定を行い、当該設定の下で上記メイン−スト
レージのアクセスの場合に同時に行われる上記ストレー
ジ１キーのアクセスのためのストレージ−キー拳アドレ
ス送出パスと上記命令によるストレージ書キーのアクセ
スの場合のストレージ・キー・アドレス送出バスとを同
一のパスを用いて上記ストレージ・キーをアクセスする
ようにしたことを特徴とするものである。
以下、本発明の実施例を図面を参照しつつ説明する。
第３図は本発明が適用されるシステム構成を示す図、第
４図は本発明が適用されるストレージ−キーのアドレス
空間を説明する図、第５図は本発明の１実施例を説明す
る図である。図において、７はメイン番ストレージ、８
はＣＰＵ（中央処理装置）、９はメモリ・コントローラ
、１０はストレージ・キー、１１はメイン会ストレージ
のアドレス空間、１２はストレージ・キーのアドレス空
間、１３はメイン・ストレージ・アドレス、１４はスト
レージ′・キー・アドレスを示す。
４図は本発明が適用されるストレージ−キーのアドレス
空間を説明する図、第５図は本発明の１実施例を説明す
る図である。図において、７はメイン番ストレージ、８
はＣＰＵ（中央処理装置）、９はメモリ・コントローラ
、１０はストレージ・キー、１１はメイン会ストレージ
のアドレス空間、１２はストレージ・キーのアドレス空
間、１３はメイン・ストレージ・アドレス、１４はスト
レージ′・キー・アドレスを示す。
第３図において、ＣＰＵ８は、メモリ・コントローラ９
を通してアドレス・バス玉にアドレスを送出し、データ
壷バス上にライト・データを送出し或いはリード・デー
タを読み込む。そのとき、メインＳストレージ７及びス
トレージ−キー１０に対してＣＰＵ８は、制御機を通し
てリード／ライト（Ｒ／Ｗ ）の指示をすると共にアク
セス・モードを指示する。アクセス・モードでは、メイ
ン・ストレージ・アクセスのモードか、ストレージ・キ
ー明示的アクセスのモードかのいずれかを指示する。
を通してアドレス・バス玉にアドレスを送出し、データ
壷バス上にライト・データを送出し或いはリード・デー
タを読み込む。そのとき、メインＳストレージ７及びス
トレージ−キー１０に対してＣＰＵ８は、制御機を通し
てリード／ライト（Ｒ／Ｗ ）の指示をすると共にアク
セス・モードを指示する。アクセス・モードでは、メイ
ン・ストレージ・アクセスのモードか、ストレージ・キ
ー明示的アクセスのモードかのいずれかを指示する。
このようにアクセス・モードを指示して同一のアドレス
争バス（アドレス・バス）を通′シて明示的アクセスと
暗黙のアクセスを可能とするため、本発明は、第４図に
示すようにストレージ−キーのアドレス空間１２をメイ
ン・ストレージのアドレス空間１１と同一の空間に見立
て、メイン・ストレージ７をアクセスするか、ストレー
ジ参キー１０を明示的にアクセスするかをアクセスする
際のアクセス・モードによって切シ分ける。第４図に示
す例では、メイン・ストレージのアドレス空間は２５６
ＭＢで、バイト・アクセスの際のアドレスは２８ビツト
である。
争バス（アドレス・バス）を通′シて明示的アクセスと
暗黙のアクセスを可能とするため、本発明は、第４図に
示すようにストレージ−キーのアドレス空間１２をメイ
ン・ストレージのアドレス空間１１と同一の空間に見立
て、メイン・ストレージ７をアクセスするか、ストレー
ジ参キー１０を明示的にアクセスするかをアクセスする
際のアクセス・モードによって切シ分ける。第４図に示
す例では、メイン・ストレージのアドレス空間は２５６
ＭＢで、バイト・アクセスの際のアドレスは２８ビツト
である。
次に本発明のストレージ−キー・アクセス方式を第５図
を参照しつつ説明する。まず、メイン・ストレージ・ア
クセスの場合は、２８ビツトのメイン−ストレージ・ア
ドレス１３によってメイン・ス［レージがバイト・アク
セスされると同時に、第５図（α）に示すように、上位
１７ビソトのベージ・アドレスによってストレージ嗜キ
ー１０が暗黙にアクセスされる。これに対し、ストレー
ジ拳キーの明示的アクセスの場合は、第５図（ｈ）に示
すように、ストレージ−キー〇アドレス１４として、メ
イン・ストレージ・アドレス２８ビツトのうちの上位１
７ビツトのページφアドレスに相当する部分をそのまま
用い、ストレージ・キーの暗黙のアクセスの場合と同一
のアドレス・パスを通してストレージ・キー１０をアド
レッシングする。この場合、２８ビツトのうちの下位１
１ビツトは未使用となる。第５図に示す「アクセス・モ
ード」は、このようなアドレスの２８ピントを、メイン
・ストレージのアドレス空間に用いるか、ストレージ・
キーのアドレス空間に用いるかの区別のために設けられ
るものである。すなわち、「アクセス・モード−メイン
・ストレージ・Ｉアクセス」の時、２８ビツトによりメ
イン・ストレージがアドレッシングされると同皓に上位
１７ビツトによりストレージ・キーが暗黙にアクセスさ
れる。また［アクセス書モードーストレージ自キー−ア
クセス］の時、２８ビツトのうちの上位１７ビツトにア
クセスしたいストレージ吻キーｅアドレスを設定するこ
とによって、暗黙のアクセスの場合と同一のアドレス会
パスを通して、ストレージ拳キーが明示的にアクセスさ
れる。
を参照しつつ説明する。まず、メイン・ストレージ・ア
クセスの場合は、２８ビツトのメイン−ストレージ・ア
ドレス１３によってメイン・ス［レージがバイト・アク
セスされると同時に、第５図（α）に示すように、上位
１７ビソトのベージ・アドレスによってストレージ嗜キ
ー１０が暗黙にアクセスされる。これに対し、ストレー
ジ拳キーの明示的アクセスの場合は、第５図（ｈ）に示
すように、ストレージ−キー〇アドレス１４として、メ
イン・ストレージ・アドレス２８ビツトのうちの上位１
７ビツトのページφアドレスに相当する部分をそのまま
用い、ストレージ・キーの暗黙のアクセスの場合と同一
のアドレス・パスを通してストレージ・キー１０をアド
レッシングする。この場合、２８ビツトのうちの下位１
１ビツトは未使用となる。第５図に示す「アクセス・モ
ード」は、このようなアドレスの２８ピントを、メイン
・ストレージのアドレス空間に用いるか、ストレージ・
キーのアドレス空間に用いるかの区別のために設けられ
るものである。すなわち、「アクセス・モード−メイン
・ストレージ・Ｉアクセス」の時、２８ビツトによりメ
イン・ストレージがアドレッシングされると同皓に上位
１７ビツトによりストレージ・キーが暗黙にアクセスさ
れる。また［アクセス書モードーストレージ自キー−ア
クセス］の時、２８ビツトのうちの上位１７ビツトにア
クセスしたいストレージ吻キーｅアドレスを設定するこ
とによって、暗黙のアクセスの場合と同一のアドレス会
パスを通して、ストレージ拳キーが明示的にアクセスさ
れる。
以上の説明から明らかなように、本発明によれば、スト
レージ・キーの明示的アクセスの場合に必要とされた特
別なアドレス生成手段、及び明示的アクセスの場合と暗
黙のアクセスの場合のアクセスを区別するために必要と
されたマルチプレクサが削除でき、ハードウェア量を減
少させることができる。
レージ・キーの明示的アクセスの場合に必要とされた特
別なアドレス生成手段、及び明示的アクセスの場合と暗
黙のアクセスの場合のアクセスを区別するために必要と
されたマルチプレクサが削除でき、ハードウェア量を減
少させることができる。
第１図は従来のメイン・ストレージとストレージ拳キー
とのアドレス空間の対応例を示す図、第２図は従来のス
トレージ・キー・アクセス方式を説明する図、第３図は
本発明が適用されるシステム構成を示す図、第４図は本
発明が適用されるストレージ会キーのアドレス空間を説
明する図、第５図は本発明の１実施例を説明する図であ
る。 １と１１・・・メイン骨ストレージのアドレス空間、２
と１２・・・スト１ノ−ジ魯キーのアドレス空間、３と
１３・・・メイン参ストレージ晦アドレス、４・・・ア
ドレス生成手段、５・・・マルチプレクサ、６と１０・
・・ストレージ参キー、７・・・メイン・ストレージ、
８・・・ＣＰＵ（中央処理装置）、９・・・メモリ・コ
ントローラ、１４ト４１・・・ストレージ・キー・アド
レス。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
とのアドレス空間の対応例を示す図、第２図は従来のス
トレージ・キー・アクセス方式を説明する図、第３図は
本発明が適用されるシステム構成を示す図、第４図は本
発明が適用されるストレージ会キーのアドレス空間を説
明する図、第５図は本発明の１実施例を説明する図であ
る。 １と１１・・・メイン骨ストレージのアドレス空間、２
と１２・・・スト１ノ−ジ魯キーのアドレス空間、３と
１３・・・メイン参ストレージ晦アドレス、４・・・ア
ドレス生成手段、５・・・マルチプレクサ、６と１０・
・・ストレージ参キー、７・・・メイン・ストレージ、
８・・・ＣＰＵ（中央処理装置）、９・・・メモリ・コ
ントローラ、１４ト４１・・・ストレージ・キー・アド
レス。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部
Claims (1)
- メイン番ストレージ、該メイン・ストレージの分割単位
ごとに与えられるストレージ・キー、及び上記メイン・
ストレージと上記ストレージ−キーをアクセスするアク
セス装置を備えたデータ処理システムにおいて、上記ス
トレージ・キーは、アドレスとして対応するメイン・ス
トレージのアドレスと同一のアドレスが割付けられ、上
記アクセス装置は、メイン・ストレージのアクセスと命
令によるストレージ・キーのアクセスとを切り分けるモ
ードの設定を行い、当該設定の下で上記メイン・ストレ
ージのアクセスの場合に同時に行われる上記ストレージ
・キーのアクセスのためのストレージ・キー・アドレス
送出パスと上記命令によるストレージ争キーのアクセス
の場合のストレージ番キー拳アドレス送出パスとを同一
のパスを用いて上記ストレージ・キーをアクセスするよ
うにしたことを特徴とするストレージ・キー・アクセス
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58226046A JPS60118948A (ja) | 1983-11-30 | 1983-11-30 | ストレ−ジ・キ−・アクセス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58226046A JPS60118948A (ja) | 1983-11-30 | 1983-11-30 | ストレ−ジ・キ−・アクセス方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60118948A true JPS60118948A (ja) | 1985-06-26 |
| JPH0534702B2 JPH0534702B2 (ja) | 1993-05-24 |
Family
ID=16838933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58226046A Granted JPS60118948A (ja) | 1983-11-30 | 1983-11-30 | ストレ−ジ・キ−・アクセス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60118948A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534338A (en) * | 1978-08-31 | 1980-03-10 | Fujitsu Ltd | Key memory control system |
| JPS58150196A (ja) * | 1982-02-27 | 1983-09-06 | Fujitsu Ltd | 主記憶キ−の更新制御方式 |
-
1983
- 1983-11-30 JP JP58226046A patent/JPS60118948A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5534338A (en) * | 1978-08-31 | 1980-03-10 | Fujitsu Ltd | Key memory control system |
| JPS58150196A (ja) * | 1982-02-27 | 1983-09-06 | Fujitsu Ltd | 主記憶キ−の更新制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0534702B2 (ja) | 1993-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5925111A (en) | System for alotting logical path number to logical interfaces and permitting logical interface to access selected I/O using logical path number when selected I/O is not in use | |
| US4400774A (en) | Cache addressing arrangement in a computer system | |
| EP0704801A2 (en) | Memory architecture for solid state disc | |
| JPS6353579B2 (ja) | ||
| JP2008532140A (ja) | 複数内部データバス及びメモリバンクインターリービングを有するメモリデバイス及び方法 | |
| US20030018845A1 (en) | Memory device having different burst order addressing for read and write operations | |
| US7069409B2 (en) | System for addressing a data storage unit used in a computer | |
| JPH0115903B2 (ja) | ||
| EP0323123A2 (en) | A storage control system in a computer system | |
| JP4250250B2 (ja) | メモリ管理装置 | |
| EP0108651A2 (en) | Dynamic addressing for variable track length cache memory | |
| US6433786B1 (en) | Memory architecture for video graphics environment | |
| GB2221066A (en) | Address translation for I/O controller | |
| JPH0534702B2 (ja) | ||
| JPS6020255A (ja) | バツフア記憶制御方式 | |
| JPH0430059B2 (ja) | ||
| JPS6174040A (ja) | アドレス拡張方法 | |
| JPH06266587A (ja) | フラッシュメモリのファイル管理方式 | |
| EP0358224A2 (en) | Semiconductor disk device useful in transaction processing system | |
| JPS6040115B2 (ja) | バブルメモリのバンクスイツチ方式 | |
| JPS61165156A (ja) | 記憶キ−制御方式 | |
| JPH024020B2 (ja) | ||
| JPH0370052A (ja) | アドレス変換回路、メモリコントロール装置、情報処理装置、および、記録装置 | |
| JPS6058496B2 (ja) | 記憶システム | |
| JPH06309110A (ja) | 複合型記憶装置 |