JPS60123045A - 電子部品パッケ−ジ及びその製造方法 - Google Patents

電子部品パッケ−ジ及びその製造方法

Info

Publication number
JPS60123045A
JPS60123045A JP58230823A JP23082383A JPS60123045A JP S60123045 A JPS60123045 A JP S60123045A JP 58230823 A JP58230823 A JP 58230823A JP 23082383 A JP23082383 A JP 23082383A JP S60123045 A JPS60123045 A JP S60123045A
Authority
JP
Japan
Prior art keywords
resin
component
sealing resin
package
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58230823A
Other languages
English (en)
Inventor
Hiroaki Fujimoto
博昭 藤本
Tomio Wada
和田　富夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58230823A priority Critical patent/JPS60123045A/ja
Publication of JPS60123045A publication Critical patent/JPS60123045A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＩＣ，ＬＳＩの小形、薄形パンケージ、例え
ばチップキャリヤパッケージ、あるいはＩＣ，ＬＳＩチ
ップをセラミック又は樹脂等の基板に直接搭載するハイ
ブリッドＩＣや電子時計用回路基板等に広く用いられて
いるいわゆるチップオンボード等に利用する電子部品パ
ッケージ及びその製造方法に関するものである。
従来例の構成とその問題点 第１図に樹脂材料を使用した従来のＩＣ，ＬＳＩのチッ
プキャリヤパッケージの構造を示す。以下にこの従来例
の構成について、第１図Ａ、Ｂとともに説明する。第１
図Ａ、Ｈにおいて、ベース板１は樹脂材料より成り、ダ
イパッド２．ワイヤボンディングバッド３．外部電極４
．側面導体５゜金属箔１２．絶縁層１３を有している。
これらの形成は例えば通常の両面スルーホールプリント
基板と同様のプロセスによってなされ、側面導体５けス
ルーホールを半分に切断して得られる。次にダイパッド
２の上に、ダイボンディング用接着剤７等を用いて丁Ｃ
，Ｌ８丁チップ６を固着する。
続いてチップ６の電極８とワイヤポンディングパッド３
とをボンディングワイヤ９にてワイヤボンディングし接
続する。最後に枠１０を置き、枠内にエポキシ、シリコ
ーン等の封止樹脂を充填硬化して完成する。使用する際
は、外部電極４をプリント基板等の電極にハンダづけし
て回路を構成する０ 本方法によれば、封止に樹脂を使用しているのでコスト
が安く、容易に実施できる利点があるが次に示すような
欠点があった。
（１）電子機器の小形、高密度化の要求に対応する為に
、チップキャリヤパッケージにも小形化が要求される。
チップキャリヤパッケージを小形にする為には、ベース
板１の外形寸法をなるべく小さくシ、かつ厚さをなるべ
く薄くすると同時に、枠１０の高さをなるべく低くして
封止樹脂１１の厚さを薄くシ、全体として小形、薄形化
をはからなければならない。例えばベース板１の外形寸
法は一辺が５〜１０　ｍｍ、厚さは０．１〜１．０　ｍ
ｍ、封止樹脂１１のチップ６上での厚さは０．２〜０．
８　ｍｍ程度となる。一般に樹脂は湿気を透過する性質
をもっており、樹脂封止した半導体は封止樹脂中を透過
した大気中の湿気によって劣化する事が知られている。
金属箔１２はパッケージの裏面からの湿気侵入に対して
は遮断効果があるが、表面からの湿気侵入に対しては全
く無防備である。特に上に述べた様に、樹脂の厚さが薄
い場合にはその影響が大きく、高温、高湿中で使用する
と半導体の寿命は著しく短くなる。
（２）封止樹脂の充填方法として金型を使用せず、オー
プンエアーで行なった場合、第１図に示した様に封止樹
脂の表面が平坦にならず、一般に凸状になる。この為、
チップキャリヤパッケージを基板にマウントするとき、
真空吸着コレットでは正しく水平に吸着できなくなシ、
マウント精度が低下する。
発明の目的 本発明は、上記従来例の欠点を除去するものであり、封
止材料はコストの安い樹脂材料で、しかも樹脂の厚さを
薄くした薄形構造でありながら、耐湿性の向上をはかる
ことを目的とするものである。更に、樹脂の充填方法が
金型を使用しない場合においても、パッケージの表面を
平坦とし、マウント精度の向上をはかろうとするもので
ある。
発明の構成 本発明は、上記目的を達成する為に封止樹脂の表面に気
密層（例えば金属層）を設ける様にしたものである。こ
の気密層によってパッケージの表面からの大気中の湿気
の侵入を遮断し、封止樹脂の厚さを薄くした薄形構造に
おいても半導体の劣化を防いでＩＣ１Ｌｓ■の長寿命化
を得るものである。また、気密層として平坦構造のもの
を用いることによって、封止樹脂の充填が金型を使用し
ない方法であってもパッケージの表面を平坦とし、マウ
ント精度を向上できる効果を得るものである。
実施例の説明 本発明の一実施例について、第２図Ａ、Ｂ、第３図Ａ、
Ｄと共に説明する。本実施例は、樹脂材料を使用したＩ
Ｃ，ＬＳＩのチップキャリヤパッケージである。第２図
Ａ、Ｂは、チップキャリヤパッケージのベース板の平面
図及びａ−ａ・断面図であり、第３図Ａ−Ｄは組み立て
工程図である。
まず、チップキャリヤパッケージのミース板について第
２図とともに説明する。
第２図において、ベース板２１は樹脂材料より成り、ダ
イポンディングパッド２２．ワイヤポンディングパッド
２３．外部電極２４．側面導体２５、金属箔３２．絶縁
層３３を有している。これらの形成は第１図において述
べた従来例の場合と同様の方法でなされる。次に組み立
て工程について第３図とともに説明する。まず、第３図
Ａに示す様にベース板２１のダイポンディングパッド２
２の上に、ダイボンディング用樹脂２７等を用いてＩＣ
，ＬＳＩチップ２６をダイボンディングする。次に第３
図Ｂに示す様に、チップ２６の電極２８とワイヤポンデ
ィングパッド２３とをボンディングワイヤ２９にてワイ
ヤボンディングし、接続する。引き続いて第３図Ｃに示
す様に、枠３０を接着剤３４を用いてベース板２１に接
着しく封止樹脂の粘度によっては置くだけでもよい）エ
ポキシ又はシリコーン等の封止樹脂３１を枠３０内に充
填する。これ迄の工程は第１図に示した従来例と全く同
様である。最後に、第３図りに示す様に絶縁層３６をも
つ金属板３５を封止樹脂３】の表面にのせて封止樹脂３
１を硬化させる。
硬化前の封止樹脂３１が液状であれば、金属板３５はそ
のま＼樹脂の上にのせて、まだ、粉末又は固形の場合は
一度加熱して液状とし、その上にのせて硬化処理すれは
封止樹脂が硬化すると同時に金属板３５は封止樹脂の接
着作用によって封止樹脂３１上に強固に接着する。金属
板３５の材質は、銅、アルミ、ニッケル等入手容易な吃
のでよく、特に制限はなく、厚さは０．０１．　ｍｍ程
度以上であれば充分大気からの湿気侵入を防ぐ事ができ
る。
絶縁層３６は金属板３５とボンディングワイヤ２９とが
接触するのを防ぐだめのものであり、ワイヤと金属板の
間隔が広ければ不必要である。必要によっては、金属板
３５の上面に絶縁層を設けたり、又は金属板３５０更に
上側を封止樹脂で被覆してもよい。
本実施例によれば、樹脂材料を使用したＩＣ。
Ｌ　Ｓ　Ｉのチンプキャリャハンゲージにおいて、封止
樹脂３１上に金属板３５を接着したので・くノケージ表
面からの大気中の湿気の侵入を防いで、半導体の劣化を
防ぎ、ＩＣ，ＬＳＩの長寿命化が得られると同時に、パ
ッケージの表面が平坦となってマウント精度が向上する
利点がある。金属板３５の厚さは０．０１　ｍｍ程度以
上と、非常に薄いのでパッケージ全体の高さにはほとん
ど影響を与えることがなく、金属板３５の湿気遮断効果
によって封止樹脂３］の厚さを薄くできるので、薄形パ
ッケージが可能となる。又、金属板３５の接着と封止樹
脂３１の硬化とは同時に々されるので、金属板３５の接
着工程を別に設ける必要はない。
本発明の構成を具体化する他の実施例を以下に示す。
（１）第３図において、封止樹脂３１上に金属層を形成
するのに、封止樹脂３１が硬化後金載板を接着するか、
またはメッキ、スパッター蒸着、溶射等の方法によるも
の。
（２）気密層として金属によらず、セラミック。
ガラス等の非金属材料を使用したもの。
（３）気密層の上面を樹脂で被覆したもの。
（４）封止樹脂の充填方法としてオープンエアーの他、
金型成型法によるもの。
（５）第３図においてベース板２１が他の構造のもの、
及び利質が樹脂以外のもの。
（６）第３図において枠３０を使用しないもの。
（力　第３図においてベース板２１が回路基板の場合、
すなわち、ハイブリッドＩＣにおいてＩＣ。
ＬＳＩチップを直接基板上に搭載した場合や、電子時計
用回路基板に広く用いられている、いわゆるチップオン
ボードの場合等。
（８）全実施例の任意の組合わせ。
発明の効果 本発明は、上記のよう々構成であり、以下に示す効果が
得られるものである。
（１）　ＩＣ，ＬＳＩチップの樹脂パッケージにおいて
、封止樹脂の表面に気密層を設ける様にしだので、大気
中の湿気がパッケージ中に侵入するのを防ぐことができ
る。その為、半導体の劣化を防ぎ、ＩＣ，ＬＳＩの長寿
命化が得られる。気密層の厚さは０．０１　ｍｍ程度以
上と薄いものであり、気密層の防湿効果によって封止樹
脂の厚さは薄くてもよいので、薄形構造が可能となる。
（２）封止樹脂の表面に平坦な構造の気密層を設けるこ
とによって、封止樹脂の充填に金型を使用しない場合で
も、パッケージの表面は平坦となる。
そのため、基板上にパッケージをマウントするとき、真
空吸着コレットで吸着しても正しく水平に吸着され、マ
ウント精度が向上する。
【図面の簡単な説明】
第１図Ａ、Ｂは、従来のＩＣ，ＬＳＩのチップキャリヤ
パッケージの断面図および平面図、第２図Ａ、Ｂは本発
明の一実施例における電子部品パッケージの断面図およ
び平面図、第３図Ａ−Ｄは同電子部品パッケージの各製
造工程における断面図である。 ２１・・・ベース板、２２・・・ダイポンディングパッ
ド、２３・・・ワイヤポンディングパッド、２４・・・
外部電極、２５・・・側面導体、２６・・・ＩＣ，ＬＳ
Ｉチップ、２７・・・ダイボンディング用樹脂、２８・
・電極、Ｉ２９・・・ボンディングワイヤ、３０・・枠
、３１・・・封止樹脂、３２・・・金属箔、３３・・絶
縁層、３４・・・接着剤、３５・・・金属板、３６・・
絶縁層。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図

Claims (6)

    【特許請求の範囲】
  1. （１）−主面に部品搭載部及び部品接続電極を有する基
    板と、この基板の上記部品搭載部に固着された部品と、
    上記部品の電極と上記基板の部品接続電極とを電気的に
    接続する導電部材と、少くとも上記部品を覆う封止材と
    、この封止材上又は封止材内に設けられた気密層とを有
    する電子部品パンケージ。
  2. （２）金属板で気密層を構成した特許請求の範囲第１項
    記載の電子部品パッケージ。
  3. （３）　ガラスで気密層を構成した特許請求の範囲第１
    項記載の電子部品パッケージ。
  4. （４）セラミックで気密層を構成した特許請求の範囲第
    １項記載の電子部品パッケージ。
  5. （５）少なくとも片面に絶縁層を有する気密層を用いた
    特許請求の範囲第１項記載の電子部品パッケージ。
  6. （６）−主面に部品搭載部及び部品接続電極を有する基
    板の上記部品搭載部に部品を固着する部品固着工程と、
    上記部品の電極と上記基板の部品接続電極とを接続する
    電極接続工程と、少なくとも上記部品を覆う様に上記基
    板上に封止材を設ける封止工程と、上記封止工程後又は
    封止工程中に上記封止材上又は封止材内に気密層を形成
    する気密層形成工程とからなる電子部品パッケージの製
    造方法。
JP58230823A 1983-12-07 1983-12-07 電子部品パッケ−ジ及びその製造方法 Pending JPS60123045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58230823A JPS60123045A (ja) 1983-12-07 1983-12-07 電子部品パッケ−ジ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58230823A JPS60123045A (ja) 1983-12-07 1983-12-07 電子部品パッケ−ジ及びその製造方法

Publications (1)

Publication Number Publication Date
JPS60123045A true JPS60123045A (ja) 1985-07-01

Family

ID=16913838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58230823A Pending JPS60123045A (ja) 1983-12-07 1983-12-07 電子部品パッケ−ジ及びその製造方法

Country Status (1)

Country Link
JP (1) JPS60123045A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50135985A (ja) * 1974-04-16 1975-10-28
JPS5494877A (en) * 1978-01-11 1979-07-26 Toshiba Corp Production of electronic part device
JPS5561050A (en) * 1978-10-31 1980-05-08 Sony Corp Manufacture of electronic parts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50135985A (ja) * 1974-04-16 1975-10-28
JPS5494877A (en) * 1978-01-11 1979-07-26 Toshiba Corp Production of electronic part device
JPS5561050A (en) * 1978-10-31 1980-05-08 Sony Corp Manufacture of electronic parts

Similar Documents

Publication Publication Date Title
CN102420217B (zh) 多芯片半导体封装体及其组装
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
JP3466785B2 (ja) 半導体素子およびその形成方法
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
JPH11514149A (ja) 熱特性が改善された電子パッケージ
JPH0831988A (ja) テープキャリアパッケージの封止構造
JPH10135380A (ja) 半導体装置
US6650005B2 (en) Micro BGA package
US20230014718A1 (en) Semiconductor package with temperature sensor
JPS6077446A (ja) 封止半導体装置
CN108878374B (zh) 功率半导体模块布置结构及其制造方法
JPH08236665A (ja) 樹脂封止型半導体装置及びその製造方法
JPS60123045A (ja) 電子部品パッケ−ジ及びその製造方法
JP2612468B2 (ja) 電子部品搭載用基板
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
JP3141020B2 (ja) 半導体装置の製造方法及び半導体装置
JP3649064B2 (ja) 半導体装置の製造方法
JPH06216492A (ja) 電子装置
JP2000124401A (ja) 半導体装置
US20250246577A1 (en) Double-sided heat dissipation semiconductor package and method of manufacturing the same
JPH04144162A (ja) 半導体装置
JP2570123B2 (ja) 半導体装置及びその製造方法
JPS61240664A (ja) 半導体装置
JPH0239460A (ja) 電子部品搭載用基板
JP2516394Y2 (ja) 半導体装置