JPS60143637A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS60143637A JPS60143637A JP59140526A JP14052684A JPS60143637A JP S60143637 A JPS60143637 A JP S60143637A JP 59140526 A JP59140526 A JP 59140526A JP 14052684 A JP14052684 A JP 14052684A JP S60143637 A JPS60143637 A JP S60143637A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- lead frame
- thin films
- nickel
- films
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置等の電子部品に関する。
半導体装置のうち特にパワーＩＣ，パワートランジスタ
などに用いられるリードフレームとしては、熱伝導度の
良好な銅または銅を主成分とする合金体を基材とし、こ
れにボングビリティの良好な銀メッキを施すことが考え
られている。例えば、特開昭５０−４７５６６号公報に
開示されている。
などに用いられるリードフレームとしては、熱伝導度の
良好な銅または銅を主成分とする合金体を基材とし、こ
れにボングビリティの良好な銀メッキを施すことが考え
られている。例えば、特開昭５０−４７５６６号公報に
開示されている。
しかしながらこの種のリードフレームにＩＣチップまた
はトランジスタチップなどの半導体チップをグイボンデ
ィングする際は、金−シリコン共晶合金を用いて４３０
℃前後の加熱によって行なう（１） ために、リードフレームの銅が共晶合金層内やＩＣチッ
プまたはトランジスタチップ内に多量に侵入してこれら
のチップにクランクが発生したりチップを破損したりす
る問題がある。これを避けるために銅を主成分とする基
体にニッケルメンキ薄膜あるいはニッケル薄膜と金スト
ライク薄膜を重畳した薄膜を介して銀メッキを施して改
善することが考えられる。しかし前者のリードフレーム
すなわ私ニッケルメッキ薄膜を介在したものは、チップ
のボングビリティが悪く、また実装組立工程でのり−ド
のはんだ付性すなわち密着性が悪くなり、実装組立装置
の仕様を変更したり窒素ガス等の不活性ガス中にて実装
組立作業を行なう必要がある等の欠点がある。また後者
のリードフレームすなわちニッケルメッキ薄膜と金スト
ライク薄膜を重畳した薄膜を介在したものは、−ｆ、述
した諸欠点が解決されるのに反し、高価な金を用いるこ
とよりリードフレームのコストが高いものとなる欠点を
有する。
はトランジスタチップなどの半導体チップをグイボンデ
ィングする際は、金−シリコン共晶合金を用いて４３０
℃前後の加熱によって行なう（１） ために、リードフレームの銅が共晶合金層内やＩＣチッ
プまたはトランジスタチップ内に多量に侵入してこれら
のチップにクランクが発生したりチップを破損したりす
る問題がある。これを避けるために銅を主成分とする基
体にニッケルメンキ薄膜あるいはニッケル薄膜と金スト
ライク薄膜を重畳した薄膜を介して銀メッキを施して改
善することが考えられる。しかし前者のリードフレーム
すなわ私ニッケルメッキ薄膜を介在したものは、チップ
のボングビリティが悪く、また実装組立工程でのり−ド
のはんだ付性すなわち密着性が悪くなり、実装組立装置
の仕様を変更したり窒素ガス等の不活性ガス中にて実装
組立作業を行なう必要がある等の欠点がある。また後者
のリードフレームすなわちニッケルメッキ薄膜と金スト
ライク薄膜を重畳した薄膜を介在したものは、−ｆ、述
した諸欠点が解決されるのに反し、高価な金を用いるこ
とよりリードフレームのコストが高いものとなる欠点を
有する。
それゆえ本発明の目的は、」二連した欠点を解決（２）
した安価でかつ半導体チップのボンディング性が良好な
電子部品を提供することにある。
電子部品を提供することにある。
このような目的を達成するために本発明においては、銅
を主成分とする基体−主面にニッケルースズ合金薄膜が
被覆され、その薄膜」二に銅膜が被覆され、そしてその
銅膜上に銀膜を介して半導体チップが取りつけられてい
ることを特徴としている。
を主成分とする基体−主面にニッケルースズ合金薄膜が
被覆され、その薄膜」二に銅膜が被覆され、そしてその
銅膜上に銀膜を介して半導体チップが取りつけられてい
ることを特徴としている。
以下、本発明にかかる実施例を用いて具体的に説明する
。
。
第１図は、本発明の一実施例であるパワーＩＣのリード
フレームの平面図、第２図は、第１図のＡ−Ａ’切断面
の要部の拡大断面図である。同図において、１は、一連
のリードフレームである。
フレームの平面図、第２図は、第１図のＡ−Ａ’切断面
の要部の拡大断面図である。同図において、１は、一連
のリードフレームである。
本発明にかかるリードフレーム１は、銅または銅を主成
分とする合金体からなる基体（２００〜５００μｆｆ１
）２に１〜４μｍのニッケル薄膜３がメッキなどに、］
：１）被覆され、このニッケル薄膜３表面に０．３〜３
．５μｍの銅薄膜４が形成され、この銅薄膜４表面に４
〜１４μｍの銀膜５が設けられ（３） たものである。これらの膜すなわちニッケル薄膜３、銅
薄膜・１、銀膜５は、メッキ法などにより容易かつ節＋
ａ＋、：ｍを主成分とする基体１上に重畳して形成する
ことができる。
分とする合金体からなる基体（２００〜５００μｆｆ１
）２に１〜４μｍのニッケル薄膜３がメッキなどに、］
：１）被覆され、このニッケル薄膜３表面に０．３〜３
．５μｍの銅薄膜４が形成され、この銅薄膜４表面に４
〜１４μｍの銀膜５が設けられ（３） たものである。これらの膜すなわちニッケル薄膜３、銅
薄膜・１、銀膜５は、メッキ法などにより容易かつ節＋
ａ＋、：ｍを主成分とする基体１上に重畳して形成する
ことができる。
したがって本発明にかかるリードフレーム１は、熱伝導
度の良好な銅を主成分とした基体２であるために、放熱
性が良い。また、この基体２上にボンダビリティ並びに
熱伝導度の良好な銀膜５を設ける際、密着性のよいニッ
ケル薄膜３および銅薄膜４をそれらの間に介在させてい
る。そのために、このリードフレーム１のグイにＩＣチ
ップ（シリコンペレット）を金−シリコン共晶合金を用
いてグイボンディングする際、基体２の銅がこの共晶合
金内やシリコンペレット内に侵入しようとするとニッケ
ル薄膜３によってブロックできる。したがって本発明に
かかるリードフレームは、グイボンディングの際、基体
２の銅によりシリコンペレットすなわちＩＣチップにク
ラックが発生したり破損したりすることがない。なお、
本発明にかかるリードフレーム１においては、銀膜５下
に銅薄膜（４） ４があり、これより金−シリコン共晶合金やシリコンペ
レットに銅が侵入するが、上記銅薄膜４を０．３〜３．
５μ狛とすることにより、その侵入量がわずかとなり、
シリコンペレットにクラックや破損を生じさせるまでに
は到らない。
度の良好な銅を主成分とした基体２であるために、放熱
性が良い。また、この基体２上にボンダビリティ並びに
熱伝導度の良好な銀膜５を設ける際、密着性のよいニッ
ケル薄膜３および銅薄膜４をそれらの間に介在させてい
る。そのために、このリードフレーム１のグイにＩＣチ
ップ（シリコンペレット）を金−シリコン共晶合金を用
いてグイボンディングする際、基体２の銅がこの共晶合
金内やシリコンペレット内に侵入しようとするとニッケ
ル薄膜３によってブロックできる。したがって本発明に
かかるリードフレームは、グイボンディングの際、基体
２の銅によりシリコンペレットすなわちＩＣチップにク
ラックが発生したり破損したりすることがない。なお、
本発明にかかるリードフレーム１においては、銀膜５下
に銅薄膜（４） ４があり、これより金−シリコン共晶合金やシリコンペ
レットに銅が侵入するが、上記銅薄膜４を０．３〜３．
５μ狛とすることにより、その侵入量がわずかとなり、
シリコンペレットにクラックや破損を生じさせるまでに
は到らない。
また、本発明にかかるリードフレーム１は、銀膜５下に
銅薄膜を有するものであるために、実装組立工程におい
てこのリードをはんだ付けする際、４００℃以」二の高
温処理にて行なっても良好なはんだ付は性（良好な密着
性）をもって完全にそれらを固着することがで外る。こ
のはんだ付は性を従来のリードフレーム（銅を基材とし
、これにニッケル薄膜を介してボンダビリティの良好な
銀メッキ膜を被覆したもの）と比較してみると下表のよ
（５） なお、上表において、はんだ付は性の判定条件としては
、はんだとして鉛４０％とスズ６０％の組成のものでロ
ジンを７ラツクスとして使用し、ディップ時間は１回に
つト５秒間とし、このディップ作業を１回〜７回まで順
次繰り返し行なって、それぞれにおいてはんだ濡れ面積
が９５％以」二のものを良品とし、８５〜９５％のもの
を普通品とし、８５％未満のものを不良品とするもので
ある。そしてこの銅薄膜４は、従来の金薄膜にかわるも
のであるが、金材料に比して極めて安価なものであるた
めにリードフレーム１のコストをあげることはない。
銅薄膜を有するものであるために、実装組立工程におい
てこのリードをはんだ付けする際、４００℃以」二の高
温処理にて行なっても良好なはんだ付は性（良好な密着
性）をもって完全にそれらを固着することがで外る。こ
のはんだ付は性を従来のリードフレーム（銅を基材とし
、これにニッケル薄膜を介してボンダビリティの良好な
銀メッキ膜を被覆したもの）と比較してみると下表のよ
（５） なお、上表において、はんだ付は性の判定条件としては
、はんだとして鉛４０％とスズ６０％の組成のものでロ
ジンを７ラツクスとして使用し、ディップ時間は１回に
つト５秒間とし、このディップ作業を１回〜７回まで順
次繰り返し行なって、それぞれにおいてはんだ濡れ面積
が９５％以」二のものを良品とし、８５〜９５％のもの
を普通品とし、８５％未満のものを不良品とするもので
ある。そしてこの銅薄膜４は、従来の金薄膜にかわるも
のであるが、金材料に比して極めて安価なものであるた
めにリードフレーム１のコストをあげることはない。
本発明にかかるリードフレーム１は、」二連したリード
フレーム１におけるニッケル薄膜３のかわりに、スズ（
Ｓｎ）を含有したニッケル薄膜（硬質のリードフレーム
が得られ、また封止レジンとの接着性もよい。）を用い
ることができる。
フレーム１におけるニッケル薄膜３のかわりに、スズ（
Ｓｎ）を含有したニッケル薄膜（硬質のリードフレーム
が得られ、また封止レジンとの接着性もよい。）を用い
ることができる。
本発明にかかる電子部品の外部リードは、上述したパワ
ーＩＣのリードフレームに限定されず、種々の態様の半
導体装置、ハイブリッド素子など（６） の電子部品に用いる外部リードに適用できるものである
。
ーＩＣのリードフレームに限定されず、種々の態様の半
導体装置、ハイブリッド素子など（６） の電子部品に用いる外部リードに適用できるものである
。
第１図は、本発明にかかるパワーＩＣのリードフレーム
を示す平面図、第２図は、第１図のＡ−Ａ’切断面の要
部の拡大断面図である。 １・・・リードフレーム、２・・・銅を主成分とする基
体、３・・・ニッケル薄膜、４・・・銅薄膜、５・・・
銀膜。 （７） 第 ２ 図
を示す平面図、第２図は、第１図のＡ−Ａ’切断面の要
部の拡大断面図である。 １・・・リードフレーム、２・・・銅を主成分とする基
体、３・・・ニッケル薄膜、４・・・銅薄膜、５・・・
銀膜。 （７） 第 ２ 図
Claims (1)
- 銅を主成分とする基体−主面にニッケルースズ合金薄膜
が被覆され、その薄膜上に銅膜が被１１され、そしてそ
の銅膜−１−に銀膜を介して半導体チップが取りつけら
れていることを特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140526A JPS60143637A (ja) | 1984-07-09 | 1984-07-09 | 電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59140526A JPS60143637A (ja) | 1984-07-09 | 1984-07-09 | 電子部品 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6655376A Division JPS6034265B2 (ja) | 1976-06-09 | 1976-06-09 | 電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143637A true JPS60143637A (ja) | 1985-07-29 |
Family
ID=15270714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59140526A Pending JPS60143637A (ja) | 1984-07-09 | 1984-07-09 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143637A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7462926B2 (en) * | 2005-12-01 | 2008-12-09 | Asm Assembly Automation Ltd. | Leadframe comprising tin plating or an intermetallic layer formed therefrom |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149973A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | External lead of electronic parts |
-
1984
- 1984-07-09 JP JP59140526A patent/JPS60143637A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52149973A (en) * | 1976-06-09 | 1977-12-13 | Hitachi Ltd | External lead of electronic parts |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7462926B2 (en) * | 2005-12-01 | 2008-12-09 | Asm Assembly Automation Ltd. | Leadframe comprising tin plating or an intermetallic layer formed therefrom |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI230104B (en) | Electronic device | |
| TWI230105B (en) | Solder | |
| JP4390799B2 (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
| JP2003264366A (ja) | 電子機器 | |
| JPH04115558A (ja) | 半導体装置用リードフレーム | |
| JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
| JP5152125B2 (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
| CN101030546B (zh) | 电容安装方法 | |
| US5780931A (en) | Surface mounting semiconductor device and semiconductor mounting component | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JPS60143637A (ja) | 電子部品 | |
| KR900003472B1 (ko) | 전자부품의 도금방법 | |
| JPS6034265B2 (ja) | 電子部品 | |
| JPS60143636A (ja) | 電子部品 | |
| JPH028459B2 (ja) | ||
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JP2001156095A (ja) | 電極、半導体装置および製造方法 | |
| JP3204142B2 (ja) | 半導体装置製造方法およびリードフレーム | |
| JP2743567B2 (ja) | 樹脂封止型集積回路 | |
| JPH05166881A (ja) | フリップチップ実装方法 | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPS63107127A (ja) | 半導体装置 | |
| JPS61195991A (ja) | 電子部品の製造方法 |