JPS60143670A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS60143670A JPS60143670A JP59158269A JP15826984A JPS60143670A JP S60143670 A JPS60143670 A JP S60143670A JP 59158269 A JP59158269 A JP 59158269A JP 15826984 A JP15826984 A JP 15826984A JP S60143670 A JPS60143670 A JP S60143670A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thyristor
- junction
- emitter
- emitter layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/221—Thyristors having amplifying gate structures, e.g. cascade configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/192—Base regions of thyristors
- H10D62/206—Cathode base regions of thyristors
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はサイリスタに係り、特にスイッチング性能の
向上を計ったサイリスタに関するものである。
向上を計ったサイリスタに関するものである。
サイリスタはｄ ｉ ／ｄ を耐量を向上させたり、タ
ーンオン損失を減じ、ターンオンひろがりを速くして、
パルス通電能力あるいは高周波通電能力を高めるために
補助サイリスタ構造を導入してターンオン増幅機能をも
たせる方式がしばしば用いられている。
ーンオン損失を減じ、ターンオンひろがりを速くして、
パルス通電能力あるいは高周波通電能力を高めるために
補助サイリスタ構造を導入してターンオン増幅機能をも
たせる方式がしばしば用いられている。
第１図は補助サイリスタを有するサイリスタの代表的−
例を断面とともに示す模式斜視図である。
例を断面とともに示す模式斜視図である。
このサイリスタ（１）は、Ｐ形の第１エミツタ（八）層
（２）、Ｎ形の第１ペース（ＮＢ）層（３）およびＰ形
の第２ベース（ＰＢ）層（４）が順次形成されたサイリ
スタウェーハ（５）をもって構成され、ＰＢ層（４）の
表面部には環状にＮ形の第２エミツタ（Ｎｏ）層（６）
と、その環状の内側に小環状にＮ形の第３エミッタ層（
７）とが形成されている。そして、サイリスタウェーハ
（５）のＮ２層（６）側の第１の主面（８）上には上記
Ｎ０層（６）に電気的に接続されたカソード電極（９）
と、第３エミッタ層（７）およびその外周のＰＢ層（４
）にわたって電気的に接続された補助サイリスタ電極Ｏ
りと、上記第３エミッタ層（７）に囲まれた部分のＰＢ
層（４）に電気的に接続された制御電極０１）とが形成
され、サイリスタウェーハ（５）の１層（２）側の第２
の主面（２）上には、この２８層（２）に電気的に接続
してアノード電極（１３が形成されている。そして、カ
ソード電極（９）、制御電極αυおよびアノード電極Ｑ
ｌからはそれぞれカソード電極端子に１制御電極端子Ｇ
およびアノード電極端子Ａ（以下それぞれｒＫＪ 、
ｒＧＪおよびｒＡＪと略称する。）が引出されている。
（２）、Ｎ形の第１ペース（ＮＢ）層（３）およびＰ形
の第２ベース（ＰＢ）層（４）が順次形成されたサイリ
スタウェーハ（５）をもって構成され、ＰＢ層（４）の
表面部には環状にＮ形の第２エミツタ（Ｎｏ）層（６）
と、その環状の内側に小環状にＮ形の第３エミッタ層（
７）とが形成されている。そして、サイリスタウェーハ
（５）のＮ２層（６）側の第１の主面（８）上には上記
Ｎ０層（６）に電気的に接続されたカソード電極（９）
と、第３エミッタ層（７）およびその外周のＰＢ層（４
）にわたって電気的に接続された補助サイリスタ電極Ｏ
りと、上記第３エミッタ層（７）に囲まれた部分のＰＢ
層（４）に電気的に接続された制御電極０１）とが形成
され、サイリスタウェーハ（５）の１層（２）側の第２
の主面（２）上には、この２８層（２）に電気的に接続
してアノード電極（１３が形成されている。そして、カ
ソード電極（９）、制御電極αυおよびアノード電極Ｑ
ｌからはそれぞれカソード電極端子に１制御電極端子Ｇ
およびアノード電極端子Ａ（以下それぞれｒＫＪ 、
ｒＧＪおよびｒＡＪと略称する。）が引出されている。
このサイリスタウェーハ（５）はＮ。層（６）に対応す
る環状部分からなる主サイリスタ領＊ （Ｉ）とこれに
囲まれた補助サイリスタ領域（ｒＩ）とにわけられる。
る環状部分からなる主サイリスタ領＊ （Ｉ）とこれに
囲まれた補助サイリスタ領域（ｒＩ）とにわけられる。
さて、このサイリスタ（１）のターンオン・スイッチン
グ動作は周知のように、Ａ−に間にＡ側を正極性とする
電圧が印加された状態で、Ｇ−に間にＧ側を正極性とす
る電圧を印加すると、Ｇ−に間に制御電流１゜が流れ、
２２層（２）、ＮＢ層（３）、ＰＢ層（４）および第３
エミッタ層（７）の４層からなる補助サイリスタ領域Ｑ
Ｉ）がターンオンして、Ａ−アノード電極（至）−２８
層（２）−Ｎ□層（３） −ＰＢ層（４）−第３エミッ
タ層（７）−補助サイリスタ電極σ０−ＦＢ層（４）
−Ｎ。
グ動作は周知のように、Ａ−に間にＡ側を正極性とする
電圧が印加された状態で、Ｇ−に間にＧ側を正極性とす
る電圧を印加すると、Ｇ−に間に制御電流１゜が流れ、
２２層（２）、ＮＢ層（３）、ＰＢ層（４）および第３
エミッタ層（７）の４層からなる補助サイリスタ領域Ｑ
Ｉ）がターンオンして、Ａ−アノード電極（至）−２８
層（２）−Ｎ□層（３） −ＰＢ層（４）−第３エミッ
タ層（７）−補助サイリスタ電極σ０−ＦＢ層（４）
−Ｎ。
層（６）−カソード電極（９） −Ｋの径路を通って、
制御電流１゜の１０倍以上の補助サイリスタ電流ｉ□が
流れ、この電流ＩＡによって、主サイリスタ領域（Ｉ）
がターンオンして、Ａ−アノード電極０３−Ｐ。
制御電流１゜の１０倍以上の補助サイリスタ電流ｉ□が
流れ、この電流ＩＡによって、主サイリスタ領域（Ｉ）
がターンオンして、Ａ−アノード電極０３−Ｐ。
層（２）−ＮＢ層（３） −ＰＢ層（４） −Ｎ、層（
６）−力ソード電極（９） −Ｋの径路に主サイリスタ
電流ＩＭが流れる。
６）−力ソード電極（９） −Ｋの径路に主サイリスタ
電流ＩＭが流れる。
このように、制御電流１゜が増幅されて補助サイリスタ
電流ＩＡとなり、これが主サイリスタ領域（Ｉ）をター
ンオンするので、初期ターンオン領域が環状の第３エミ
ッタ層（７）の内側接合面（Ｉ４の近傍から、環状のＮ
Ｆ、層（６）の内側接合面０→の近傍へ急速にひろげら
れ、上述したようにこのサイリスタ（１）のターンオン
・スイッチング性能が著しく改善される。
電流ＩＡとなり、これが主サイリスタ領域（Ｉ）をター
ンオンするので、初期ターンオン領域が環状の第３エミ
ッタ層（７）の内側接合面（Ｉ４の近傍から、環状のＮ
Ｆ、層（６）の内側接合面０→の近傍へ急速にひろげら
れ、上述したようにこのサイリスタ（１）のターンオン
・スイッチング性能が著しく改善される。
このような補助サイリスタ機能をさらに大きくするため
の他のサイリスタ構造例を第２図に示す。
の他のサイリスタ構造例を第２図に示す。
この例のサイリスク（ｌａ）では、補助サイリスタ電極
（１０ａ ）がカソード電極（９ａ）の中に指状に入り
込んだ形状になり、環状のＮつ層（６ａ）の内側接合面
（ｆ５ａ）は上記指状の形に沿って長く設けられている
。従って、第１図について説明した初期ターンオン領域
がこの指状の形に沿って広くなるので、ターンオン・ス
イッチング性能は第１図の構造のものに比して一層向上
する０ しかし、このような補助サイリスタ機能を有するサイリ
スタではターンオフ時に次に述べるような問題を生じる
。第３図はサイリスタのターンオフ時の電流電圧波形図
で、時刻ｔ。から時刻ｔ１までのあいだ、Ａ−に間に電
流（ピーク値より）を流し、時刻ｔ１で外部回路で転流
を行い、時刻ｔ２でオン電流をしゃ断すると、サイリス
タには逆電圧■３が印加される。つぎに、外部回路によ
って時刻ｔ２からオフ電圧（上昇率ｄｖ／ｄｔ 、ピー
ク値ＶＤ）を印加する。このとき、逆電圧印加時間Ｔ０
が充分長ければ、サイリスタはオフ状態を維持し、ター
ンオフ・スイッチング動作は達成するが、時間Ｔ０が所
定時間Ｔ９より短い場合は、サイリスタはターンオフを
失敗してオフ状態に入らない。このターンオフ・スイッ
チング動作に必要な所定時間Ｔ をターンオフ時間と呼
んでいる。とこ呂で、オ電 フ電圧上昇率ｄｖ／ｄｔはサイリスタを応用するに当っ
て回路の簡素化、小形軽量化のためにもＪ高くすること
が望ましい。しかし、この上昇率ｄ ｖ／ｄｔＯ値が１
００Ｖ／μ８以上にな暮と、ターンオフ時間Ｔが長くな
るという問題があり、しかも、前９ 述したような、補助サイリスタ構造を有するサイリスタ
では、ターンオフ時間Ｔ のオフ電圧上昇率ｄｖ／ｄｔ
への依存性が一層強いことが判った。第４図の実線曲線
はこの依存性の一例を示す特性曲線である。そして、こ
の依存特性において、補助サイリスタ領域（ＩＩ）の面
積（第２図の場合は指状部分をも含む）の主サイリスタ
領域（Ｉ）の面積に対する比が大きくなると、高いｄ
ｖ／ｄ を値でのターンオフ時間Ｔ が長くなることが
実験的に判明した。
（１０ａ ）がカソード電極（９ａ）の中に指状に入り
込んだ形状になり、環状のＮつ層（６ａ）の内側接合面
（ｆ５ａ）は上記指状の形に沿って長く設けられている
。従って、第１図について説明した初期ターンオン領域
がこの指状の形に沿って広くなるので、ターンオン・ス
イッチング性能は第１図の構造のものに比して一層向上
する０ しかし、このような補助サイリスタ機能を有するサイリ
スタではターンオフ時に次に述べるような問題を生じる
。第３図はサイリスタのターンオフ時の電流電圧波形図
で、時刻ｔ。から時刻ｔ１までのあいだ、Ａ−に間に電
流（ピーク値より）を流し、時刻ｔ１で外部回路で転流
を行い、時刻ｔ２でオン電流をしゃ断すると、サイリス
タには逆電圧■３が印加される。つぎに、外部回路によ
って時刻ｔ２からオフ電圧（上昇率ｄｖ／ｄｔ 、ピー
ク値ＶＤ）を印加する。このとき、逆電圧印加時間Ｔ０
が充分長ければ、サイリスタはオフ状態を維持し、ター
ンオフ・スイッチング動作は達成するが、時間Ｔ０が所
定時間Ｔ９より短い場合は、サイリスタはターンオフを
失敗してオフ状態に入らない。このターンオフ・スイッ
チング動作に必要な所定時間Ｔ をターンオフ時間と呼
んでいる。とこ呂で、オ電 フ電圧上昇率ｄｖ／ｄｔはサイリスタを応用するに当っ
て回路の簡素化、小形軽量化のためにもＪ高くすること
が望ましい。しかし、この上昇率ｄ ｖ／ｄｔＯ値が１
００Ｖ／μ８以上にな暮と、ターンオフ時間Ｔが長くな
るという問題があり、しかも、前９ 述したような、補助サイリスタ構造を有するサイリスタ
では、ターンオフ時間Ｔ のオフ電圧上昇率ｄｖ／ｄｔ
への依存性が一層強いことが判った。第４図の実線曲線
はこの依存性の一例を示す特性曲線である。そして、こ
の依存特性において、補助サイリスタ領域（ＩＩ）の面
積（第２図の場合は指状部分をも含む）の主サイリスタ
領域（Ｉ）の面積に対する比が大きくなると、高いｄ
ｖ／ｄ を値でのターンオフ時間Ｔ が長くなることが
実験的に判明した。
第５図の実線曲線はターンオフ時間Ｔ と上記面積比と
の関係を示す特性曲線である。これによれば、例えば補
助サイリスタ領＊ （ｎ）の面積を主サイリスタｍ ［
（Ｉ）の面積の２０％にしてターンオン・スイッチング
特性を高めた（ｄｉ／ｄｔ耐量： １００ＯＡ／μ８以
上）サイリスタでは、面積比が５チの場合に比して、ｄ
ｖ／ｄｔが４００Ｖ／μ日というように高いときのター
ンオフ時間が１５μ日程度も長くなるという欠点があっ
た。なお、第４図、第５図とも外径４０ｍｍ 、耐圧１
５００Ｖ級のサイリスタについて測定したものである。
の関係を示す特性曲線である。これによれば、例えば補
助サイリスタ領＊ （ｎ）の面積を主サイリスタｍ ［
（Ｉ）の面積の２０％にしてターンオン・スイッチング
特性を高めた（ｄｉ／ｄｔ耐量： １００ＯＡ／μ８以
上）サイリスタでは、面積比が５チの場合に比して、ｄ
ｖ／ｄｔが４００Ｖ／μ日というように高いときのター
ンオフ時間が１５μ日程度も長くなるという欠点があっ
た。なお、第４図、第５図とも外径４０ｍｍ 、耐圧１
５００Ｖ級のサイリスタについて測定したものである。
ここで、ターンオフ時間Ｔ、のｄｖ／ｄｔ依存性につい
て若干の考察を加える。第１図において、ターンオフ時
に電圧上昇率ｄ ｖ／ｄ ｔのオフ電圧が印加されると
、主サイリスタ＠ 域（Ｉ）ではＮ１１層（３）、ＰＢ
層（４）中の蓄積キャリアによる電流１ｒと、ＮＢ層（
３）とＰＢ層（４）との間の接合Ｊ２による変位電流１
゜とが流れる。一方、補助サイリスタ領域卸では、主と
して接合Ｊ２による変位電流１ｄ′が流れる。この変位
電流１ノは補助サイリスタ電極（１０からＰＢ層（４）
を経由してＮつ層（６）の内側接合面ｃ以下［、接合」
という）α時へ流入する。従って、補助サイリスタ領Ｖ
Ｃ（ＩＮ）の面積が大きくなると、それに比例して変位
電流ＩＪが大きくなり、Ｎｏ接合Ｑｆ９の近傍の注入電
流を増大させ、この部分で主サイリスタがターンオン条
件を満足させられるようになり、ターンオフの完成に失
敗する。
て若干の考察を加える。第１図において、ターンオフ時
に電圧上昇率ｄ ｖ／ｄ ｔのオフ電圧が印加されると
、主サイリスタ＠ 域（Ｉ）ではＮ１１層（３）、ＰＢ
層（４）中の蓄積キャリアによる電流１ｒと、ＮＢ層（
３）とＰＢ層（４）との間の接合Ｊ２による変位電流１
゜とが流れる。一方、補助サイリスタ領域卸では、主と
して接合Ｊ２による変位電流１ｄ′が流れる。この変位
電流１ノは補助サイリスタ電極（１０からＰＢ層（４）
を経由してＮつ層（６）の内側接合面ｃ以下［、接合」
という）α時へ流入する。従って、補助サイリスタ領Ｖ
Ｃ（ＩＮ）の面積が大きくなると、それに比例して変位
電流ＩＪが大きくなり、Ｎｏ接合Ｑｆ９の近傍の注入電
流を増大させ、この部分で主サイリスタがターンオン条
件を満足させられるようになり、ターンオフの完成に失
敗する。
この発明は前述の従来装置の欠点と上記考察に鑑みてな
されたもので、Ｎｖ接合α時のキャリア注入効率を第３
エミッタ層（７）の内側接合面（以下「第３エミツタ接
合」という）α時のそれより小さくすることによって、
補助サイリスタによる増幅機能を損なうことなく、ター
ンオフ時間に対するオフ電圧上昇率の影譬の小さいサイ
リスタを実現することを目的とするものである。
されたもので、Ｎｖ接合α時のキャリア注入効率を第３
エミッタ層（７）の内側接合面（以下「第３エミツタ接
合」という）α時のそれより小さくすることによって、
補助サイリスタによる増幅機能を損なうことなく、ター
ンオフ時間に対するオフ電圧上昇率の影譬の小さいサイ
リスタを実現することを目的とするものである。
第６図はこの発明の一実施例を断面とともに示す模式斜
視図である。この実施例サイリスタ（ｌｂ）は、環状の
Ｎ１層（６）の内側接合α時に接してＰＢ層（４）の主
面部にこのＰＢ層（４）の表面不純物濃度（通常ガリウ
ム拡散法ではＩ Ｘ １０１８ｃｍ−３程度）より高い
表面不純物濃度のＰ＋形拡散層０７１（この例ではホウ
素拡散法で表面濃度を１〜３ Ｘ １０１１０１９ａと
した）を選択拡散で形成されている。このような構造に
よって、Ｎ、接合（ト）部は表面濃度が５ Ｘ １０”
０ａｍ−３ＯＮ。
視図である。この実施例サイリスタ（ｌｂ）は、環状の
Ｎ１層（６）の内側接合α時に接してＰＢ層（４）の主
面部にこのＰＢ層（４）の表面不純物濃度（通常ガリウ
ム拡散法ではＩ Ｘ １０１８ｃｍ−３程度）より高い
表面不純物濃度のＰ＋形拡散層０７１（この例ではホウ
素拡散法で表面濃度を１〜３ Ｘ １０１１０１９ａと
した）を選択拡散で形成されている。このような構造に
よって、Ｎ、接合（ト）部は表面濃度が５ Ｘ １０”
０ａｍ−３ＯＮ。
層（６）と上記Ｐ膨拡散層Ｑ力との接合となりキャリア
注入効率が低くおさえられる この実施例サイリスタ（１ｂ）のターンオフ時間Ｔ。
注入効率が低くおさえられる この実施例サイリスタ（１ｂ）のターンオフ時間Ｔ。
のオフ電圧上昇率ｄ ｖ／ｄｔ依存性を第４図に破線で
示す。第４図に実線で示した従来装置についての特性と
比較すると、その改善は明らかであり、オフ電圧上昇率
ｄｖ／ｄｔが５００Ｖ／μ８という高い値になっても、
ターンオフ時間Ｔ の増加はたかだか５μ８程度である
。
示す。第４図に実線で示した従来装置についての特性と
比較すると、その改善は明らかであり、オフ電圧上昇率
ｄｖ／ｄｔが５００Ｖ／μ８という高い値になっても、
ターンオフ時間Ｔ の増加はたかだか５μ８程度である
。
つぎに、この実施例方式のものについて、補助サイリス
タ＠ ［（ＩＩ）の面積と主サイリスタ領＊ （Ｉ）の
面積との比とターンオフ時間Ｔ との関係は第５図に破
線で示す通りで、実線で示した従来装置についての特性
と比較するとその改善は顕著であり、応用上要望される
５００〜１０００ Ａ／Ａ ｓというような大きいｄｉ
／ｄｔ耐量を確保するために、上記面積比を１０−２０
％にした補助サイリスタ付きサイリスタをターンオフ時
間Ｔ、を長くすることなく実現できる。
タ＠ ［（ＩＩ）の面積と主サイリスタ領＊ （Ｉ）の
面積との比とターンオフ時間Ｔ との関係は第５図に破
線で示す通りで、実線で示した従来装置についての特性
と比較するとその改善は顕著であり、応用上要望される
５００〜１０００ Ａ／Ａ ｓというような大きいｄｉ
／ｄｔ耐量を確保するために、上記面積比を１０−２０
％にした補助サイリスタ付きサイリスタをターンオフ時
間Ｔ、を長くすることなく実現できる。
なお、上記４一実施例において、Ｐ形部分とＮ形部分と
を逆にしても同様にこの発明は適用できることは勿論で
ある。
を逆にしても同様にこの発明は適用できることは勿論で
ある。
以上詳述したように、この発明では、補助サイリスタ構
造を有するサイリスクにおいて、その第２エミッタ層の
接合の露出部近傍の第２伝導形の第２ペース層の表面部
に上記第２ベース層の表面不純物濃度より高い表面不純
物濃度を有する第１伝導形の拡散層を形成することによ
って、その第３エミツタ接合のキャリア注入効率よりも
主サイリスタの第２エミツタ接合のキャリア注入効率を
低くしたので、このサイリスタのターンオフ時間のオフ
電圧上昇率依存性を補助サイリスタの機能を損うことな
く低下させることができる。
造を有するサイリスクにおいて、その第２エミッタ層の
接合の露出部近傍の第２伝導形の第２ペース層の表面部
に上記第２ベース層の表面不純物濃度より高い表面不純
物濃度を有する第１伝導形の拡散層を形成することによ
って、その第３エミツタ接合のキャリア注入効率よりも
主サイリスタの第２エミツタ接合のキャリア注入効率を
低くしたので、このサイリスタのターンオフ時間のオフ
電圧上昇率依存性を補助サイリスタの機能を損うことな
く低下させることができる。
第１図は補助サイリスタを有するサイリスタの従来例を
断面とともに示す模式斜視図、第２図は補助サイリスタ
の機能をさらに大きくした従来のサイリスタの一例を断
面とともに示す模式斜視図、第３図はサイリスタのター
ンオフ時の電流電圧波形図、第４図は従来サイリスタと
この発明に表るサイリスタとのターンオフ時間のオフ電
圧上昇率への依存性を示す特性曲線、第５図は同じくタ
ーンオフ時間の補助サイリスタ領域と主サイリスタ領域
との面積比への依存性を示す特性図、第６図はこの発明
の一実施例を断面とともに示す模式斜視図である。 図において、（１） 、（ｌａ）、（ｌｂ）はサイリス
タ、（２）は第１伝導形の第１エミッタ層（Ｐｌ！層）
、（３）は第２伝導形の第１ベース層（Ｉ（３層）、
（４）は第１伝導形の第２ベース層（ＰＢ層）、（５）
ｓ （５ａ ） ＋ （５ｂ ）中嗜専４勾薄はサイ
リスタウェーハ、（６）、 （６ａ）は第２伝導形の第
２エミッタ層ｃＮＢ層） 、（７）は第２伝導形の第３
エミッタ層、（９）、（９ａ）は第２の主電極（カソー
ド電極） 、（１，（１０ａ）は補助サイリスタ電極、
αυは制御電極、（１３は第１の主電極（アノード電極
）、α→は第３エミツタ接合、Ｑ’ｉ’、 （１５ａ）
は第２エミツタ接合、０７）は第１伝導形の高濃度不純
物拡散層である。 なお、図中同一符号は同一もしくは相当部分を示す。 代理人大岩増雄 第１図 第２図 第３図 第４図 オフ電圧よ丑申 ｔｌｖ雇 （Ｖ／μ５）４０ 第５図 タ ｄ・蛤ｉ ＝１００Ｙ／）ｔｓ Ｏ／Ｉ Ａ７ シ Ｔｐ＝／ρθθＹ オ フ ７ｇ＝Ｊｌ）１ 第６図
断面とともに示す模式斜視図、第２図は補助サイリスタ
の機能をさらに大きくした従来のサイリスタの一例を断
面とともに示す模式斜視図、第３図はサイリスタのター
ンオフ時の電流電圧波形図、第４図は従来サイリスタと
この発明に表るサイリスタとのターンオフ時間のオフ電
圧上昇率への依存性を示す特性曲線、第５図は同じくタ
ーンオフ時間の補助サイリスタ領域と主サイリスタ領域
との面積比への依存性を示す特性図、第６図はこの発明
の一実施例を断面とともに示す模式斜視図である。 図において、（１） 、（ｌａ）、（ｌｂ）はサイリス
タ、（２）は第１伝導形の第１エミッタ層（Ｐｌ！層）
、（３）は第２伝導形の第１ベース層（Ｉ（３層）、
（４）は第１伝導形の第２ベース層（ＰＢ層）、（５）
ｓ （５ａ ） ＋ （５ｂ ）中嗜専４勾薄はサイ
リスタウェーハ、（６）、 （６ａ）は第２伝導形の第
２エミッタ層ｃＮＢ層） 、（７）は第２伝導形の第３
エミッタ層、（９）、（９ａ）は第２の主電極（カソー
ド電極） 、（１，（１０ａ）は補助サイリスタ電極、
αυは制御電極、（１３は第１の主電極（アノード電極
）、α→は第３エミツタ接合、Ｑ’ｉ’、 （１５ａ）
は第２エミツタ接合、０７）は第１伝導形の高濃度不純
物拡散層である。 なお、図中同一符号は同一もしくは相当部分を示す。 代理人大岩増雄 第１図 第２図 第３図 第４図 オフ電圧よ丑申 ｔｌｖ雇 （Ｖ／μ５）４０ 第５図 タ ｄ・蛤ｉ ＝１００Ｙ／）ｔｓ Ｏ／Ｉ Ａ７ シ Ｔｐ＝／ρθθＹ オ フ ７ｇ＝Ｊｌ）１ 第６図
Claims (2)
- （１）第１伝導形の第１エミッタ層と第２伝導形の第１
ベース層と、＠１伝導形の第２ベース層とが順次相接す
るように形成され、上記第２ベース層の表面部の一部に
形成された第２伝導形の第２エミッタ層と、上記第２ベ
ース層の表面部の他の一部に形成された第２伝導形の第
３エミッタ層と、上記第１エミッタ層に電気的に接続さ
れた第１の主電極と、上記第２エミッタ層に電気的に接
続された第２の主電極と、−ｈ記第３エミッタ層および
その近傍の上記第２ベース層の部分に電気的に接続され
上記第２の主電極との間に上記第２エミッタ層の接合を
挾むように設けられた補助サイリスタ電極と、上記第２
ベース層の残９の部分に電気的に接続され上記補助サイ
リスタ電極との間に上記第３エミツタの接合を挾むよう
に設けられた制御電極とを備え、上記第２エミッタ層形
成部分に対応する主サイリスタ＠域と残余の部分に対応
する補助サイリスタ領域とよりなるものにおいて、上記
第２エミッタ層の接合の露出部近傍の第２ベース層の表
面部に上記第２ベース層の表面不純物濃度より高い表面
不純物濃度を有する第１伝導形の拡散層を形成して、上
記第２エミッタ層の接合のキャリア注入効率を上記第３
エミッタ層の接合のキャリア注入効率よυ低くなるよう
にしたことを特徴とするサイリスク。 - （２）補助サイリスタ領域の面積を主サイリスタ領域の
面積の１０チ以上になるようにした特許請求の範囲第１
項記載のサイリスタ０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59158269A JPS60143670A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59158269A JPS60143670A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11205678A Division JPS5538077A (en) | 1978-09-11 | 1978-09-11 | Thyrister |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60143670A true JPS60143670A (ja) | 1985-07-29 |
Family
ID=15667913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59158269A Pending JPS60143670A (ja) | 1984-07-28 | 1984-07-28 | サイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60143670A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966080A (ja) * | 1972-09-06 | 1974-06-26 | ||
| JPS501990A (ja) * | 1973-05-09 | 1975-01-10 |
-
1984
- 1984-07-28 JP JP59158269A patent/JPS60143670A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4966080A (ja) * | 1972-09-06 | 1974-06-26 | ||
| JPS501990A (ja) * | 1973-05-09 | 1975-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0534834B2 (ja) | ||
| JPH0778978A (ja) | 縦型ｍｏｓ電界効果トランジスタ | |
| JPS60231363A (ja) | ゲ−トタ−ンオフサイリスタの製造方法 | |
| US4868625A (en) | Gate turn-off thyristor of multi-emitter type | |
| JPS60143670A (ja) | サイリスタ | |
| JPH0430476A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH10303436A (ja) | 半導体装置 | |
| US5212396A (en) | Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations | |
| JP3284019B2 (ja) | 電力用半導体装置 | |
| JPS586312B2 (ja) | ハンドウタイセイギヨソウチ | |
| JPS6146983B2 (ja) | ||
| JPS60119776A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0640581B2 (ja) | スイツチング素子 | |
| JPS58151061A (ja) | タ−ンオン及びタ−ンオフできる半導体装置 | |
| JP3435246B2 (ja) | プレーナゲート構造を有する逆導通サイリスタ | |
| JPH0691246B2 (ja) | 半導体装置 | |
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| JP3126868B2 (ja) | 静電誘導サイリスタ | |
| JPS6063964A (ja) | サイリスタ | |
| JPS63205957A (ja) | 静電誘導サイリスタ | |
| JPH02214161A (ja) | ゲートターンオフサイリスタ | |
| JPH067593B2 (ja) | ゲートターンオフサイリスタ | |
| JP3629180B2 (ja) | 半導体素子 | |
| JPS5931221B2 (ja) | 逆導通サイリスタ | |
| JPS58189B2 (ja) | ゲ−トタ−ンオフサイリスタ |