JPS60151693A - グラフイツクデイスプレイ装置 - Google Patents

グラフイツクデイスプレイ装置

Info

Publication number
JPS60151693A
JPS60151693A JP59007779A JP777984A JPS60151693A JP S60151693 A JPS60151693 A JP S60151693A JP 59007779 A JP59007779 A JP 59007779A JP 777984 A JP777984 A JP 777984A JP S60151693 A JPS60151693 A JP S60151693A
Authority
JP
Japan
Prior art keywords
video memory
display
address signal
graphic display
dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59007779A
Other languages
English (en)
Inventor
純 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP59007779A priority Critical patent/JPS60151693A/ja
Publication of JPS60151693A publication Critical patent/JPS60151693A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオメモリを有するラスクスキャン方式の
グラフィックディスプレイ装置、特にズームダウンので
きるグラフィックディスプレイ装置に関する。
〔従来技術〕
通に5ビデオメモリを有するラスクスキャン方式のグラ
フィックディスプレイ装置では、表示部としてCRTが
用いられている。CRTの表示画面は横M(偶数)、縦
N(偶数)のドツトから成り、ビデオメモリも同じく横
M1縦Nのビットから成る。このグラフィックディスプ
レイ装置は、通帛の表示の場合には、画面のリフレッシ
ュの度に、各ドツトにビデオメモリ内の対応する1ビツ
トの内容を表示する。ズームダウン時には、ビデオメモ
リの全鎮域MXNの内容を表示画面左上の横M/2、縦
N / 2の小さな頭載に表示する。そのために、グラ
フィックディスプレイ装置は画面のリフレッシュの度に
各ドツトにビデオメモリ内の対応する枚数ビットの内容
のオロ又は論理和を表示する。
このように従来のグラフィックディスプレイ装置では、
ズームダウン時にビデオメモリ内の複数ビットを加算処
理する必要があるため、通常表示の場合よりも大きなビ
デオ読出しレートを要するという欠点がある。
〔発明の目的〕
本発明の目的は、ズームダウン時でも通常の表示の場合
と同じビデオメモリ読出しレートでビデオメモリ読出し
を行なうことができるグラフィックディスプレイ装置を
、提供することである。
〔発明の構成〕
本発明のグラフィックディスプレイ装置は、ビデオメモ
リ内の複数個のピットを表示画面上の1ドツトに対応さ
せるためのビデオメモリ読出しアドレスカウンタと、該
アドレスカウンタに接続され、画面のリフレッシュに同
期して前記複数個のピットの中からI:III次1個の
ピットを選択して表示画面上の1ドツトに表示させるア
ドレス信号選択スイッチとを設けたことを特徴とする・
〔実施例〕 以下図面を参照しながら本発明の実施例について説明す
る。
第1図において、1は表示部、2はビデオメモリである
。さらに3は通常表示用ビデオメモリ読出しアドレスカ
ウンタ、4な込し7はズームダウン用ビデオメモリ読出
しアドレスカウンタである。
これらのアドレスカウンタ4.5.6%−7からのアド
レス信号a h b%c、dはズームダウン用アドレス
信号スイッチ8に供給され、そこで1つのアドレス信号
eが選択される。9は通常表示/ズームダウン用アドレ
ス信号選択スイッチであシ、通常表示用ビデオメモリ読
出しアドレスカウンタ1からのアドレス信号fか、ズー
ムダウン用アドレス信号スイッチ8を介して人力された
ズームダウン用アドレス信号eのいずれかを選択してア
ドレス信号gとしてビデオメモリ2に供給さレル。
ビデオメモリ2は、このアドレス信号gにょシ指定され
たデータ信号りを表示部1に出力する。
この実施例では、簡単のため、ビデオメモリ20ビツト
数を4X4=16ビツトとし、一方表示部1のドツト数
も同様に4x4.=16ビツトとする(第2図参lK)
。また走査方式はノン−インタレース方式すなわち飛越
のない順次走査方式とする。ここで、通常表示用ビデオ
メモリ読出しアドレスカウンタ1から順次発生されるア
ドレス信号fは、16個の全ビットを指定するようなア
ドレス信号であシ、一方ズームダウン用7ドレスカウン
タ4.5.6.7から順次発生されるアドレス信号a、
b、C,dはそれぞれ4ビツトのデータアドレスを指定
するアドレス信号である。
第2図を用いて上記実施例をさらに詳述する・笛2図は
、ズームダウン時においてビデオメモリ2からデータを
読み出して表示部1に表示させる方式を説明した図であ
る。本実施例では第1図に示すようにズームダウン用了
ドレスカウンタが4個設ケラれておシ、各々がビデオメ
モリ2のI。
■、■、■の各象限にある4ビツトデータのアドレス信
号を発生する。この4ピツトデータのアドレス信号から
ズームダウン用アドレス信号スイッチ8によって1ビツ
トデータのアドレス信号のみが選択される。第2図Aの
場合には、各象限の左との位置を示すアドレス信号が選
択され、その位置にあるデータが表示部の左上部の4ド
ツトの領域に表示される。以下画面のリフレッシュに同
期して8、C,DiC示すようなデータ読出し表示操作
が繰返される。
上記実施例では、表示部の総ドツト数は4X4であるが
、これに限定されないことはもちろんのこと、ビデオメ
モリの1lII域も4×4ビット以上のものを用いても
よい。ビデオメモリの領域が表示部の4代よりも広い場
合、たとえば通常表示時においてビデオメモリ頭載の一
部のみを表示部に表示する実施例では、ズームダウン時
に通常表示よりも広い頑城を表示することができる。
また本発明はカラーディスプレイ装置に適用することも
できる。この場合には1ドツト当勺複数ピットが対応す
ることになる。さらにズームダウン時に表示部に表示す
る領域は左上部に限らず。
中央部その他の任意の領域でよい。また実施例ではズー
ムダウン比は1/2X 1/2であるが、これも任意に
設定することができる◎ 〔発明の効果〕 本発明によれば、ズームダウン時にビデオメモリ内の複
数のピットを1面面のリフレッシュに同期して1ビツト
ずつ読出して表示部の同じドツト領域に重ねて表示させ
ているので、通常表示の場合と同じビデオメモリ読出し
レートでズームダウン表示を行なうことができる。
【図面の簡単な説明】
第1図は本発明の実施例を示すブロック図。 m2図は本発明のビデオメモリ読出し方式を説明するた
めの説明図。 1・・・表示部、2・・・ビデオメモリ、3・・・通常
表示用ビデオメモリ読出しアドレスカウンタ、4.5.
6.7・・・ズームダウン用ビデオメモリ読出しアドレ
スカウンタ% 8・・・ズームダウン用アドレス信号ス
イッチ、9・・・通常8 示/ズームダウン用アドレス
信号選択スイッチ 第1図

Claims (1)

    【特許請求の範囲】
  1. ビデオメモリを有し該ビデオメモリの内容を+1ff1
    次続出して表示するラスクスキャン方式のグラフィック
    ディスプレイ装置において、上記ビデオメモリ内の複数
    個のビットを表示画面上の1ドツトに対応させるための
    ビデオメモリ読出しアドレスカウンタと、該アドレスカ
    ウンタに接続され、画面のリフレッシュに同期して前記
    袂数個のビットの中から順次1 (1i!;Iのビット
    を選択して前記表示画面上の1ドツトに表示させるアド
    レス信号選択スイッチとを設けたことを特徴とするグラ
    フィックディスプレイ装置。
JP59007779A 1984-01-19 1984-01-19 グラフイツクデイスプレイ装置 Pending JPS60151693A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59007779A JPS60151693A (ja) 1984-01-19 1984-01-19 グラフイツクデイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59007779A JPS60151693A (ja) 1984-01-19 1984-01-19 グラフイツクデイスプレイ装置

Publications (1)

Publication Number Publication Date
JPS60151693A true JPS60151693A (ja) 1985-08-09

Family

ID=11675157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59007779A Pending JPS60151693A (ja) 1984-01-19 1984-01-19 グラフイツクデイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS60151693A (ja)

Similar Documents

Publication Publication Date Title
JPS6025794B2 (ja) カラ−図形表示装置
US4570161A (en) Raster scan digital display system
EP0076082A2 (en) Display processing apparatus
JPH0426273B2 (ja)
JPH0218594A (ja) 表示制御装置
JPS6252874B2 (ja)
US5767831A (en) Dot-matrix display for screen having multiple portions
JPS6024586A (ja) 表示デ−タの処理回路
JPH0430033B2 (ja)
JP3077272B2 (ja) 画像表示方法
JPS61141484A (ja) 画像表示装置
JPS58129473A (ja) メモリ制御方式
JPS6295581A (ja) 映像表示装置
JPH0253797B2 (ja)
JPS6042551Y2 (ja) デ−タ記憶装置
JPS63284635A (ja) Dma回路
JPH06118918A (ja) 表示信号出力回路
JPS62293291A (ja) 画像表示装置
JPS59118144A (ja) 超音波診断装置の画像メモリアクセス方式
JPH0469908B2 (ja)
JPH0762792B2 (ja) 画像表示装置
JPS61254984A (ja) ビツト・マツプ表示器用処理装置
JPS59178486A (ja) 表示制御方式
JPS6224296A (ja) 動画表示装置
JPS62141588A (ja) マルチウインドウ表示方式