JPS60153209A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS60153209A JPS60153209A JP884684A JP884684A JPS60153209A JP S60153209 A JPS60153209 A JP S60153209A JP 884684 A JP884684 A JP 884684A JP 884684 A JP884684 A JP 884684A JP S60153209 A JPS60153209 A JP S60153209A
- Authority
- JP
- Japan
- Prior art keywords
- current
- gain control
- current source
- emitter
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 8
- 230000003321 amplification Effects 0.000 abstract 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 2
- 229920006395 saturated elastomer Polymers 0.000 abstract 2
- 230000002457 bidirectional effect Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、高周波用の利得制御増幅回路に関するもので
ある。
ある。
（従来技術）
従来より良く使用されてｂる利得制御増幅回路を第１図
を用いて説明する。
を用いて説明する。
トランジスタ５．８の各ベースを入力端３．４とし、各
々のコレクタから抵抗１０．１２を介して高電位端ｌに
、各々のエミッタから抵抗１１゜１３ｔ−介して低電位
端２に接続し、各エミッタ間ｆｃ双方向トランジスタ６
のエミッタを、ベースから可変電流源９を介して高電位
端１に接続して構成されていた。利得制御増幅回路で、
入力４３゜４より入力された入力信号は、抵抗１１．１
３（抵抗値をそれぞれＲ１，Ｒ２とする）と双方向トラ
ンジスタ６の飽和抵抗（抵抗値Ｒｓ）とで形成倍で増幅
されて出力端７より出力される。双方向トランジスタ６
の飽和抵抗）ｔＳは、可変電流源９を変化させることで
容易に変えることが可能で上記利得制御増幅回路の利得
を制御できる。
々のコレクタから抵抗１０．１２を介して高電位端ｌに
、各々のエミッタから抵抗１１゜１３ｔ−介して低電位
端２に接続し、各エミッタ間ｆｃ双方向トランジスタ６
のエミッタを、ベースから可変電流源９を介して高電位
端１に接続して構成されていた。利得制御増幅回路で、
入力４３゜４より入力された入力信号は、抵抗１１．１
３（抵抗値をそれぞれＲ１，Ｒ２とする）と双方向トラ
ンジスタ６の飽和抵抗（抵抗値Ｒｓ）とで形成倍で増幅
されて出力端７より出力される。双方向トランジスタ６
の飽和抵抗）ｔＳは、可変電流源９を変化させることで
容易に変えることが可能で上記利得制御増幅回路の利得
を制御できる。
このような利得制御増幅回路の高周波特性は、トランジ
スタ５．８の素子特性で決定された。従って１回路上か
らも高周波特性改善のため、ピーキングによって広帯域
化を計ったものもある。第２図に示す利得制御増幅回路
はこのピーキングを用いて広帯域特性を改善した回路で
ある。
スタ５．８の素子特性で決定された。従って１回路上か
らも高周波特性改善のため、ピーキングによって広帯域
化を計ったものもある。第２図に示す利得制御増幅回路
はこのピーキングを用いて広帯域特性を改善した回路で
ある。
第１図の利得制御増幅回路に双方向トランジスタ６と並
列に接続したコンデンサ１００が加えられている。双方
向トランジスタ６の飽和抵抗Ｒｓとコンデンサ１００
との時定数によって、出力にピーキング特性を持った出
力信号が得られる。しかしながら、双方向トランジスタ
６の飽和抵抗Ｒｓは、可変電流源９から供給される電流
で変化するため、利得制御時にコンデンサ１００との時
定数が変化しピーキンダレベルが変化してしまい、その
結果利得制御増幅回路としての働きが行なわれないとい
う重大な欠点があった。
列に接続したコンデンサ１００が加えられている。双方
向トランジスタ６の飽和抵抗Ｒｓとコンデンサ１００
との時定数によって、出力にピーキング特性を持った出
力信号が得られる。しかしながら、双方向トランジスタ
６の飽和抵抗Ｒｓは、可変電流源９から供給される電流
で変化するため、利得制御時にコンデンサ１００との時
定数が変化しピーキンダレベルが変化してしまい、その
結果利得制御増幅回路としての働きが行なわれないとい
う重大な欠点があった。
（発明の目的）
本発明の目的は、利得変化を行った時においても安定な
高周波特性を示す利得制御増幅回路を得ることにある。
高周波特性を示す利得制御増幅回路を得ることにある。
（発明の構成）
本発明によれば、第１．第２のトランジスタのベースを
入力端とし、／？！ｒエミッタに抵抗と電流源との並列
回路を接続し、各エミッタ間に第ｌ、第２のＰＮ接合を
接続し、これら第１．第２のＰＮ接合の接続点に他の電
流源を接続した利得制御増幅回路を得る。 ′ 。
入力端とし、／？！ｒエミッタに抵抗と電流源との並列
回路を接続し、各エミッタ間に第ｌ、第２のＰＮ接合を
接続し、これら第１．第２のＰＮ接合の接続点に他の電
流源を接続した利得制御増幅回路を得る。 ′ 。
（実施例）
次に、第３図を参照して本発明をさらに詳しく説明する
。なお、第１．第２図の利得制御増幅回路と同じ部分に
は同じ番号を付した。第３図は第１図のトランジスタ５
．８の各々エミッタと低電位端２との間に定電流源１０
１，１０２を喚続し、２つのトランジスタで形成される
双方向トランジスタ６の各エミッタをトランジスタ５．
８の各エミッタに接続する。双方向トランジスタ６の各
ベース、コレクタは互いに接続されて可変電流源９に接
続されている。
。なお、第１．第２図の利得制御増幅回路と同じ部分に
は同じ番号を付した。第３図は第１図のトランジスタ５
．８の各々エミッタと低電位端２との間に定電流源１０
１，１０２を喚続し、２つのトランジスタで形成される
双方向トランジスタ６の各エミッタをトランジスタ５．
８の各エミッタに接続する。双方向トランジスタ６の各
ベース、コレクタは互いに接続されて可変電流源９に接
続されている。
すなわち、双方向トランジスタ６を形成する各トランジ
スタのエミッタ拡散容量を第２図のコンデンサ１００と
同様な働きをさせている。双方向トランジスタ６の各ト
ランジスタのエミッタ拡散容赦（ＣＤＩ）は であるため、エミッタ電流によってエミッタ拡散容量Ｃ
ＤＩを決めることができる。このエミッタ拡散容量ＣＤ
Ｅを決定するエミッタを流は、定電流源１０１．１０２
によって制御される。又、利得制御用の可変電流源９は
、定電流源１０１，１０２の電流値の２倍の電流と利得
制御分の電流との和を供給するようになされる。又、第
２図のコンデンサ１００と回答世直（Ｃ１ｏｏ ）にす
るには、 Ｃｔｏｏ中２ＣＤＩに成る様にエミッタ拡散
容量ＣＤＩ （又はＩｇ）を設定する。
スタのエミッタ拡散容量を第２図のコンデンサ１００と
同様な働きをさせている。双方向トランジスタ６の各ト
ランジスタのエミッタ拡散容赦（ＣＤＩ）は であるため、エミッタ電流によってエミッタ拡散容量Ｃ
ＤＩを決めることができる。このエミッタ拡散容量ＣＤ
Ｅを決定するエミッタを流は、定電流源１０１．１０２
によって制御される。又、利得制御用の可変電流源９は
、定電流源１０１，１０２の電流値の２倍の電流と利得
制御分の電流との和を供給するようになされる。又、第
２図のコンデンサ１００と回答世直（Ｃ１ｏｏ ）にす
るには、 Ｃｔｏｏ中２ＣＤＩに成る様にエミッタ拡散
容量ＣＤＩ （又はＩｇ）を設定する。
双方向トランジスタ６の飽和抵抗Ｒｓは可変電流源９の
供給電流が増加すると減少するが、エミッタ拡散容量Ｃ
ＤＥは、供給電流の増加に伴い増加するため、飽和抵抗
Ｒｓとエミッタ拡散ｇ−４ｃｏｇから成る時定数回路の
時定数は、利得制御のために可変電流源９の電流を変え
ても一定と成、る。
供給電流が増加すると減少するが、エミッタ拡散容量Ｃ
ＤＥは、供給電流の増加に伴い増加するため、飽和抵抗
Ｒｓとエミッタ拡散ｇ−４ｃｏｇから成る時定数回路の
時定数は、利得制御のために可変電流源９の電流を変え
ても一定と成、る。
そのため、安定したピーキングが広匹利得変化に対して
も得られ、従来の回路に比べ安定で広帯域な利得制御増
幅回路ができる。
も得られ、従来の回路に比べ安定で広帯域な利得制御増
幅回路ができる。
本発明は、ディスクリート回路のみならず集積回路に特
に有用な回路である。
に有用な回路である。
第１図、第２図は従来使用されている利得制御増幅回路
を示す回路図である。 第３図は本発明の一実施例による利得制御増幅回路を示
す回路図である。 １・・・・・・高電位端、２・・・・・・低電位端、３
．４・・・・・・入力端、５．８・・・・・・トランジ
スタ、６・・・・・・双方向トランジスタ％ ７・・・
・・・出力端、９・・・・・・可変電流源、１０．１１
，１２．１３・・・・・・抵抗、１００・・・・・・コ
ンデンサ、１０１，１０２・−・・・・定電流源。 ″ 犠２ｚ 争３Ｚ
を示す回路図である。 第３図は本発明の一実施例による利得制御増幅回路を示
す回路図である。 １・・・・・・高電位端、２・・・・・・低電位端、３
．４・・・・・・入力端、５．８・・・・・・トランジ
スタ、６・・・・・・双方向トランジスタ％ ７・・・
・・・出力端、９・・・・・・可変電流源、１０．１１
，１２．１３・・・・・・抵抗、１００・・・・・・コ
ンデンサ、１０１，１０２・−・・・・定電流源。 ″ 犠２ｚ 争３Ｚ
Claims (1)
- 各ベースに信号入力端子が接続された第１および第２の
トランジスタと、該第１および第２のトランジスタの各
エミッタにそれぞれ接続された抵抗と電流源との並列回
路と、前記第１および第２のトランジスタの各エミッタ
にそれぞれ接続された第１および第２のＰＮ接合素子と
、該第１および第２０ＰＮ接合素子の他端同志を接続し
、この接続点に第１および第２のＰＮ接合素子をそれぞ
れ順方向にバイアスするように接続された可変電流源と
を有することを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP884684A JPS60153209A (ja) | 1984-01-20 | 1984-01-20 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP884684A JPS60153209A (ja) | 1984-01-20 | 1984-01-20 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153209A true JPS60153209A (ja) | 1985-08-12 |
| JPH0354887B2 JPH0354887B2 (ja) | 1991-08-21 |
Family
ID=11704111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP884684A Granted JPS60153209A (ja) | 1984-01-20 | 1984-01-20 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153209A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929088A (ja) * | 1972-07-12 | 1974-03-15 |
-
1984
- 1984-01-20 JP JP884684A patent/JPS60153209A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4929088A (ja) * | 1972-07-12 | 1974-03-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0354887B2 (ja) | 1991-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4267518A (en) | Gain controllable amplifier stage | |
| US4288707A (en) | Electrically variable impedance circuit | |
| JPS63136712A (ja) | 差動比較回路 | |
| US3383612A (en) | Integrated circuit biasing arrangements | |
| US4172238A (en) | Differential amplifiers | |
| JPS6333727B2 (ja) | ||
| JPH05299949A (ja) | 帰還形差動増幅回路 | |
| JPS58147215A (ja) | 自動利得制御装置 | |
| US4689580A (en) | Active filter circuit | |
| JPS60153209A (ja) | 増幅回路 | |
| JPS63214009A (ja) | 複合トランジスタ | |
| JPH0350447B2 (ja) | ||
| JPH0230202B2 (ja) | Ritokukahenzofukukairo | |
| JPS5916404A (ja) | 増幅回路 | |
| JPH047845B2 (ja) | ||
| JPS6037484B2 (ja) | 電流安定化回路 | |
| JPH06112744A (ja) | 利得制御増幅器 | |
| JP3342345B2 (ja) | 利得制御回路 | |
| JPH05315888A (ja) | 移相回路 | |
| JPS6034289B2 (ja) | 利得制御装置 | |
| JPH0326670Y2 (ja) | ||
| JPS6113403B2 (ja) | ||
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH0570325B2 (ja) | ||
| JPS58213517A (ja) | 利得制御形差動増幅器 |