JPS60153211A - スライス回路 - Google Patents

スライス回路

Info

Publication number
JPS60153211A
JPS60153211A JP59009683A JP968384A JPS60153211A JP S60153211 A JPS60153211 A JP S60153211A JP 59009683 A JP59009683 A JP 59009683A JP 968384 A JP968384 A JP 968384A JP S60153211 A JPS60153211 A JP S60153211A
Authority
JP
Japan
Prior art keywords
transistor
emitter
current
circuit
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59009683A
Other languages
English (en)
Inventor
Tetsuo Motomura
元村 哲夫
Tomonobu Kimura
木村 友信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59009683A priority Critical patent/JPS60153211A/ja
Publication of JPS60153211A publication Critical patent/JPS60153211A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、例えば映像信号に重畳された雑音を抑圧して
S/Nを改善する回路等で使用することのできるスライ
ス回路に関するものである。
従来例の構成とその問題点 映像信号のS/N改善方法として、従来より種々の方法
が提案されており、その1つに第1図に示す如く、雑音
の重畳された信号の小振幅変化を除去するスライス回路
と呼ばれる手段を用いる構成のものがある。第1図の構
成例において、端子1より入力された入力信号は、低域
沖波器2と高域戸波器3によって、低域成分と高域成分
とに分離される。さらに高域成分は、一定振幅以下の信
号を抜き取る回路4(以下、スライス回路)によって、
雑音の重畳された、小振幅信号が除去される。
このように小振幅成分と共に雑音を除去された高域成分
は、加算器6において、低域成分と加算され、S/Nを
改善された映像信号となって出力端6より出力される。
さて、スライス回路の理想的な伝達特性は、第2図に示
す如き、折線特性であり、図のスライス量以下の入力小
振幅信号および何り音−二、出力には現れないことと々
る。
第3図にプッシュプル出力段を応用したスライス回路の
従来例を示す。
図にお・いて、10は信号源、11は直流電圧源、13
.14は抵抗、22は負荷抵抗、12 、15゜17.
18は電流源、16,20ばNPN)ランジスタ、19
.21はPNP )ランジスタ、24は入力端、26は
出力端、40は電源端子である。
ここで、抵抗13と14の抵抗値は等しく(以下Rとす
る)設定されているとする。また、電流源12と15の
電流値は等しく(以下工とする)、電源端子4oよりグ
ラウンド方向へ流れているものとする。
この回路の伝達特性を考えるためには、出力段がトラン
ジスタ20と21でプッシュプル構成をとっているため
、次の3つの場合に分ける必要がある。
第1は、トランジスタ2oが動作状態であり、トランジ
スタ21が遮断状態の場合であり、トランジスタ2oの
エミッタより負荷抵抗22を通して電圧縣11へ負荷電
流I22が、 I =(V −V )/R・ ・・(1)22 25 
11 22 流カフることとなる。J二式において、”25は出力端
電圧、R22は負荷抵抗22の抵抗値、”11は電圧源
11の電圧値とする。式(1)より明らかなように、こ
の時■2.〉vllであり、信号源1oより入力端24
へ印加された信号v1nは抵抗14を経てトランジスタ
19のベースへ、さらにトランジスタ19のエミッタ(
すなわちトランジスタ2oのベース)へ、さらに)・ラ
ンジスタ20のエミッタ(すなわち出力端25)へ現れ
る。vBEl 9 +vBE2.。を各々トランジスタ
19 、20のベース・エミッタ間電圧とすると、出力
端電圧v2.け、■−v、+■−IR+■BE19−v
BE2゜25 ln 11 ・・・・・・・・(2) となる。出力端26の電圧変化量Δv=■2.−v11
とすれば、 Δ■=■−工R+■BE19 ”BH3゜ ・・・・・
・・・(3)である。さらに仮に vBEl 9 BE204;0−7v−−−(4)=V と仮定すれば、 Δv==v、−IR・・・・・・・・・(5)となり、
出力電圧変化量1r!、、−IR分のレベルシフトを有
することとなる。
第2は、トランジスタ21が動作状態でトランジスタ2
0が遮断状態の場合であシ、電圧源11より負荷抵抗2
2を通してトランジスタ21のエミッタへ負荷電流 I22−(vll−■2.)/R22・・・・・・・(
6)が流れる場合である。式(6)より明らかなように
、この時はv2.〈vllである。信号源1oより入力
端24へ印加された信号vioは抵抗13を経てトラン
ジスタ16のベースへ、さらにトランジスタ16のエミ
ッタ(すなわちトランジスタ21のベース)を通り、ト
ランジスタ21のエミッタ(すなわち出力端)へ現われ
、 V −V、 +V +IR−VBE16+VBE2. 
、、、、、、、、(7)25−1n 11 トナル。vBEl6.vBE21は各々トランジスタ1
6゜21のベース・エミッタ間電圧である。出力端25
の電圧変化量Δ■′=■1l−v2.とすれば、Δ” 
−v、+1R”BE16+■BE21 ・= −−(8
)である。さらに、仮に vBEl6 BE20″:o°7v ”’”’植9)二
V と仮定すれば、 ΔV’ = V、+ IR(10) ln となって、v、nに対し、+4R分レベルシフトする。
第3は、トランジスタ20と21が共に遮断状態の場合
であり、すなわち、 ■、2−o −・・・・・・・(11)であって、Δ■
=ΔV’、=o ・・・・・(12)であり、式(6)
1式(6)より −IR(V、n<、 IR−−・・・・(13)となる
。従って、スライス量−2XIRとした第22の如き折
線形の伝達特性となる筈である。
しかしながら、トランジスタのベース・エミノ夕闇電圧
は、 で表わされる。上式において、kはボルツマン定数、q
は電子の電荷量、Tは絶対温度、TEはエミッタ電流、
Isはダイオード逆方向飽和電流である。以下、npn
’)ランジスタIsを”5npn+”pトランジスタの
I3を工5pnpとする。
従ッテ、式(3) + 式(8)+7) ”BE161
 ”BE19 ハ各々となり、電流源17.18の電流
値の関数となるが、■、□、■、8 が定電流であるた
め、常温においては一定電圧となる。ところが、vBE
20+ vBE21に関しては、 ・・ ・・・・・(17) ・・・・・・・ (18) となり、負荷電流(すなわち出力振幅)に依存すること
となる。
従って、式(4)2式(9)の仮定ができず本回路例の
伝達特性は、第2図の理想折線特性からずれ、第3図の
42の如く入力振幅に対してダイオード特性を有するこ
ととなり、雑音成分の除去効果が悪化する。
このことは、式(3)に式(16)、(17) を代入
し、入出力特性の微分をとることで算出でき、(ここで
、vT−kT//q) のように、出力振幅Δ■がΔV≦vTであれば、直線性
が非常に悪くなることがわかる。
まだ、周囲温度が低温から高温へ変化することで伝達特
性も第4図の41から43へと変化する。
これは、 として、式(19) (ここでTo=300°に、ΔT
:温度変化とする)へ代入することで、伝達特性(微係
数)の温度変化量は、 ・・・・・・・・・・・・・・・・・(2))(ここで
VT□ = 26 mVとする)となる。式(20)か
ら明らかなように、Δv)vT。
の場合、温度変化量とほぼ同等だが、ΔvキvT0の場
合、温度変化と出力振幅に大きく依存し、周囲温度の上
昇と共に第4図の41から43へと変化する。
例えば、I Vppの映像信号に対し、−30dBのス
ライス量を設定したとすると、IR(スライス量/2 
)=1smVとなるが、R22−1にΩ。
l5npn−Ispnp、ΔT=60°に変化した場合
の出力電圧(半波)は入力信号40 rnV p pの
場合2゜mV程度変化することとなり、スライス回路と
して満足な動作を行なわ々い。
発明の目的 本発明は、上記従来例の欠点を解消し、理想的なスライ
ス特性を得ることができ、温度変化による伝達特性変化
をなくして安定なスライス特性が得られるスライス回路
を提供するものである。
発明の構成 本発明においては、正の半波に対しては、トランジスタ
のエミッタ電流(すなわち正の負荷電流)に比例した電
流をトランジスタの電流源とし、式(3)(7)l[3
項(VBE19)と第4項(”BE20)を完全に打ち
消し、負の半波に対しては、トランジスタのエミッタ電
流(すなわち負の負荷電流)に比例した電流をトランジ
スタの電流源とし、式(8)の右辺第3項(vBE16
)と右辺筒4 項(VB’B;21 )e’2 全に打
ち消すことで、理想的スライス回路を提供するのである
実施例の説明 包発明の実施例を第6図に示す。第6図において、第3
図と同一素子については同一番号を付して、詳細な説明
は省略する。
図において、トランジスタ32と33、抵抗3゜と31
が正の半波において、負荷電流をトランジスタ19へ電
流帰還する回路であり、カレントミラー回路となってお
り、トランジスタ26と28および抵抗2アと29が負
の半波において負荷電流をトランジスタ16へ電流帰還
を行なうカレントミラー回路である。
さて、理想的スライス特性にするには、正の半波におい
ては式(3)において■BE19− ■BE20−Oと
することであり、式(16)、(1γ)より・・・・ 
・ ・・・・(2I) とすれば良い。
今、トランジスタ2oのエミッタよりI22が抵抗22
へ流れているとする。この時、電源端子4゜より抵抗3
1、トランジスタ33を通し、トランジスタ20のコレ
クタへIc2o−α工22″−■22が流れることとな
る。
さて、トランジスタ32と33は、ウィルソン型カレン
トミラー回路を構成しており、トランジスタ32のコレ
クタ電流(すなわち工E19)は、・・・・ ・・・・
・(23) で表わされ、’C2゜” 工C32の場合には、となる
。ここでR31//R30” ■5pnp//■5np
n ””” (”’)とR31//R3゜を設定するこ
とで、式(22)は、常に1となり、 vBE19−vBE2゜−〇となる。従ってΔV=V、
n−4Rとなり、−IRだけレベルシフトされた理想的
折線特性となり、温度特性に対しても安定となる。
この時、l5pnp/l5npnの比で電流帰還がかか
ることとなるが、本回路例では安定動作を行なう。
なぜならば、トランジスタ19と20はエミッタホロア
回路であり、トランジスタ20のベースに現われる信号
振幅(υB20)はトランジスタ19のベースでの信号
振幅(υB19)に対してI819をトランジスタ19
のエミッタ抵抗(re=vT/工E19)、rc26を
トランジスタ26のコレクタ抵抗、rthn2゜をトラ
ンジスタ2oの入力抵抗(rin20””FE−R22
) 4d妬と、 vB20/vB19−(rc26”1n20)/” e
 19” ”c26”” 1n20)・・・・・・・・
・・・・・・・(26)であり、ここでre19<ri
n2゜< rc26でありvB20/υ’B19″−1
となり、帰還電流変化に対する電圧変化がないだめであ
る。
負の半波に対しても、同様に、 R29/R27−ISnpn/工5pnp = R30
/R31−・・(”)と設定することで、理想的折線特
性を提供することができる。
発明の効果 以上の如く、本発明によれば、ブツシュプル出力段の負
荷電流を、正、負の半波ごとに前段のエミッタホロア回
路に電流帰還することによって、理想的なスライス特性
と温度安定度を提供するものであり、微小振幅信号除去
の容易な設定を可能とするものである。さらに、構成が
トランジスタと抵抗のみで可能であシ、IC回路に応用
可能であることで、実用上、極めて有用である。
【図面の簡単な説明】
第1図は雑音抑圧回路のブロック図、第2図は第1図に
使用されるスライス回路の伝達特性図、第3図は従来の
一例のスライス回路の回路図、第4図は同回路の問題点
を説明するだめの特性図、第6図は本発明の一実施例に
おけるスライス回路の回路図である。 10・・・・・・信号源、11・・・・・・直流電圧源
、12゜16・・・・・・電流源、13.14・・・・
・・抵抗、16・・・・・・第1のトランジスタ、19
・・・・・第2のトランジス。 り、20・・・・・・第4のトランジスタ、21・・・
・・・第30トランジスタ、22・・・・・・負荷抵抗
、26.28゜32.33・・・・・カレントミラー回
路を構成するトランジスタ、27,29,30,31・
・・・・カレントミラー回路を構成する抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 第3図 第4図 5図

Claims (1)

    【特許請求の範囲】
  1. 入力信号を正にレベルシフトする第1の手段と、前記第
    1の手段と入力を共通にし前記入力信号を負にレベルシ
    フトする第2の手段と、前記第1の手段の出力端子にベ
    ースが接続され、且つエミッタホロア接続されたNPN
    形の第1のトランジスタと、前記第2の手段の出力端子
    にベースが接続され、且つエミッタホロア接続されたP
    NP形の第2のトランジスタと、前記第1のトランジス
    タのエミッタにベースが接続されたPNP形の第3のト
    ランジスタと、前記第2のトランジスタのエミッタにベ
    ースが接続されたNPN形の第4のトランジスタとを有
    し、前記第3と第4のトランジスタのエミッタを共通接
    続してプッシュプル出力段を構成し、前記第1と第3の
    トランジスタの各々のエミッタ電流は比例させるように
    し、前記第2と第4のトランジスタの各々のエミッタN
    aも比例させるようにしたことを特徴とするスライス回
    路。
JP59009683A 1984-01-23 1984-01-23 スライス回路 Pending JPS60153211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59009683A JPS60153211A (ja) 1984-01-23 1984-01-23 スライス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59009683A JPS60153211A (ja) 1984-01-23 1984-01-23 スライス回路

Publications (1)

Publication Number Publication Date
JPS60153211A true JPS60153211A (ja) 1985-08-12

Family

ID=11727001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59009683A Pending JPS60153211A (ja) 1984-01-23 1984-01-23 スライス回路

Country Status (1)

Country Link
JP (1) JPS60153211A (ja)

Similar Documents

Publication Publication Date Title
JPS6284608A (ja) 単一利得緩衝増幅器
US4451800A (en) Input bias adjustment circuit for amplifier
JPS59211306A (ja) 集積回路出力段
JPS6155288B2 (ja)
US4425551A (en) Differential amplifier stage having bias compensating means
JPS60153211A (ja) スライス回路
JPH04127703A (ja) 演算増幅回路
JPS631454Y2 (ja)
JPH0821832B2 (ja) ジャイレータ回路を用いたリアクタンス回路
JPS6343923B2 (ja)
JPH0220164B2 (ja)
JPH0513051Y2 (ja)
JPH0239881B2 (ja)
JPS61219208A (ja) 利得可変増幅器
JPH0413302A (ja) トランジスタ耐圧補償回路
JPS58168311A (ja) 組み合わせエミツタフオロワ回路
JPS6256685B2 (ja)
JPS61295701A (ja) 差動増幅回路型検波器
JPS6340901Y2 (ja)
JPS631455Y2 (ja)
JP2901441B2 (ja) 緩衝増幅器
JP2680748B2 (ja) 結合容量回路
JPH0363847B2 (ja)
JPH01314005A (ja) 緩衝増幅器
JPS61225908A (ja) 電流源回路