JPS60165739A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60165739A JPS60165739A JP2146884A JP2146884A JPS60165739A JP S60165739 A JPS60165739 A JP S60165739A JP 2146884 A JP2146884 A JP 2146884A JP 2146884 A JP2146884 A JP 2146884A JP S60165739 A JPS60165739 A JP S60165739A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- nitride film
- insulating film
- lower wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 150000004767 nitrides Chemical class 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000007788 liquid Substances 0.000 claims abstract description 7
- 239000011810 insulating material Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 abstract description 9
- 239000009719 polyimide resin Substances 0.000 abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 abstract 1
- 229920005989 resin Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 25
- 238000009413 insulation Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明は半導体装置の製造方法に関し、より詳しくは
多１曽配線型半導体集積回路装散σ）製造方法に関する
。
多１曽配線型半導体集積回路装散σ）製造方法に関する
。
従来技術
半導体集積回路（１０）は、チップサイズの小型化、動
作速度の短縮、配線抵抗の低減等の理由で、多層配線化
が行なわれるようになった。
作速度の短縮、配線抵抗の低減等の理由で、多層配線化
が行なわれるようになった。
第１図は従来の多層配線型１．００）要部拡大断面図全
４りす。図において、１はシリコンよりなる半導体基板
で、周知の方法によって、トランジスタ。
４りす。図において、１はシリコンよりなる半導体基板
で、周知の方法によって、トランジスタ。
ダイオード等の能動素子や抵抗、コンデンサ等の受動素
子が多数形成されている。２は半導体基板ｌ上に形成さ
れた酸化膜、窒化膜等の絶縁膜で、この絶縁膜２上にア
ルミニウム等よりなる下部配線層３ａ、３ｂが形成され
ている。この下部配線層３ａ 、３ｂは図示していない
が前記絶縁膜２に形成した窓孔全弁して半導体基板１に
形成した能動素子や受動素子と電気的に接続されている
。４は絶縁膜２および下部配線層３ａ 、３ｂ上に形成
された層間絶縁用の窒化膜である。下部配線層３ｂ］二
の窒化膜４には窓孔５か形成されており、この窓孔５全
含む窒化膜４上にアルミニウム等よりなるｌ Ｙｓ配線
層６が形成されている。したかつて、この下部配線層６
は前記窓孔５を介して下部配線層３ｂと電気的に接続さ
れている。
子が多数形成されている。２は半導体基板ｌ上に形成さ
れた酸化膜、窒化膜等の絶縁膜で、この絶縁膜２上にア
ルミニウム等よりなる下部配線層３ａ、３ｂが形成され
ている。この下部配線層３ａ 、３ｂは図示していない
が前記絶縁膜２に形成した窓孔全弁して半導体基板１に
形成した能動素子や受動素子と電気的に接続されている
。４は絶縁膜２および下部配線層３ａ 、３ｂ上に形成
された層間絶縁用の窒化膜である。下部配線層３ｂ］二
の窒化膜４には窓孔５か形成されており、この窓孔５全
含む窒化膜４上にアルミニウム等よりなるｌ Ｙｓ配線
層６が形成されている。したかつて、この下部配線層６
は前記窓孔５を介して下部配線層３ｂと電気的に接続さ
れている。
ところで、下部配線層３ａと」二部配線層６との層間絶
称に用いられている窒化膜４は、アルカリイオンに対し
強い阻止能万全もち、尚温（／Ｊ除酸素対してマスク効
果が大きく、上部配線１１ｉ＃６の密層性が良い等の４
４」点を有する反面、誘電率か高いので、両配祿層３ａ
、６間の静電容量全無視できるようにするたのにはその
厚さ全１μｍ程度に設定しなければならない。しかしな
から、窒化膜４は真正１）６カが大きいため、厚さが１
μｍにもなると、第２図に示すように、クラック７が発
生じやすい。
称に用いられている窒化膜４は、アルカリイオンに対し
強い阻止能万全もち、尚温（／Ｊ除酸素対してマスク効
果が大きく、上部配線１１ｉ＃６の密層性が良い等の４
４」点を有する反面、誘電率か高いので、両配祿層３ａ
、６間の静電容量全無視できるようにするたのにはその
厚さ全１μｍ程度に設定しなければならない。しかしな
から、窒化膜４は真正１）６カが大きいため、厚さが１
μｍにもなると、第２図に示すように、クラック７が発
生じやすい。
るという欠点があった。
発明の目的
そこで、この発明は、窒化膜の利点音生かしながら、窒
化膜のクラックに起因する下部配線層と上部配線ＩＶ
１１＋１のショートを防止し得る半導体装置の製造方法
全提供すること金目間とする。
化膜のクラックに起因する下部配線層と上部配線ＩＶ
１１＋１のショートを防止し得る半導体装置の製造方法
全提供すること金目間とする。
発明の構成
この発明は窒化膜θ）形成後に少なくとも液状絶縁ｗＪ
貿を塗布して絶縁膜全形成する工程全含むこと全特徴と
するものである。
貿を塗布して絶縁膜全形成する工程全含むこと全特徴と
するものである。
すなわち、上記の製造方法によれば、仮に窒化膜にクラ
ックか発生していても、液状の絶縁物質の塗布により、
この絶縁物質がクラックに浸入して埋め込まｆＬるθ」
で、クラックは消失する。この絶縁物質により形成した
絶縁膜が窒化膜に比較して劣る場合は、窒化膜の表面か
ら除去したのちに、窒化膜に窓孔を形成して、上部配線
層全形成すればよいし、この絶縁膜が窒化膜に比較し−
（余り遜色がなけれは、この絶縁膜上に上部配線層全形
成することもできる。いずれにしろ、窒化膜のクラック
に起因する下部配線層と上部配線層間のショートや絶縁
低下は１９ｊ止できる。
ックか発生していても、液状の絶縁物質の塗布により、
この絶縁物質がクラックに浸入して埋め込まｆＬるθ」
で、クラックは消失する。この絶縁物質により形成した
絶縁膜が窒化膜に比較して劣る場合は、窒化膜の表面か
ら除去したのちに、窒化膜に窓孔を形成して、上部配線
層全形成すればよいし、この絶縁膜が窒化膜に比較し−
（余り遜色がなけれは、この絶縁膜上に上部配線層全形
成することもできる。いずれにしろ、窒化膜のクラック
に起因する下部配線層と上部配線層間のショートや絶縁
低下は１９ｊ止できる。
実施例
第３図ないし第７図はこの発明の一実施例方法について
説明するための各段階における半導体装置の要部拡大断
面図？示す。
説明するための各段階における半導体装置の要部拡大断
面図？示す。
まず、従来方法と同様に、半導体基板１内に能動素子や
受動素子等の多数の素子全形成し、その表面に熱酸化膜
や窒化膜等の絶縁膜２全形成して、この絶縁膜２上にア
ルミニウム等よりなるＴ一部配線層３ａ、３ｂ全形成し
、前記絶縁膜２上・および下部配線層３ａ 、３ｂ上に
プラズマＯＶ Ｄ ＶＣＪ：り厚さ１μｍ＆ｉ度の窒化
膜４全形成する。この窒化膜４には前述した理由でクラ
ック７か発生している（第３図）。次に、この窒化膜４
上に粘度か１００〜１５００ ｃｐｓ程度のポリイミド
樹脂全塗布して、絶縁膜８全形成する。この絶縁膜８の
形成時にポリイミド樹脂８１がクラック７に浸入して埋
め込まれる（第４図）。こののち、酸素プラズマエツチ
ングにより窒化膜４」＝の絶縁膜８全除去する。このと
き、クラック７内のポリイミド樹脂８１ｄ除去されるこ
となく残る（第５図）。次に周知のフォトリングラフィ
により、下部配線層３ｂ上の窒化膜 ５− ４に窓孔５全形成する（第６１囚）。そして、窓孔５を
含む窒化膜４上にアルミニウム全蒸着し、周知のフォト
リングラフィによりバターニングして上部配線層６全形
成する（第７図）。
受動素子等の多数の素子全形成し、その表面に熱酸化膜
や窒化膜等の絶縁膜２全形成して、この絶縁膜２上にア
ルミニウム等よりなるＴ一部配線層３ａ、３ｂ全形成し
、前記絶縁膜２上・および下部配線層３ａ 、３ｂ上に
プラズマＯＶ Ｄ ＶＣＪ：り厚さ１μｍ＆ｉ度の窒化
膜４全形成する。この窒化膜４には前述した理由でクラ
ック７か発生している（第３図）。次に、この窒化膜４
上に粘度か１００〜１５００ ｃｐｓ程度のポリイミド
樹脂全塗布して、絶縁膜８全形成する。この絶縁膜８の
形成時にポリイミド樹脂８１がクラック７に浸入して埋
め込まれる（第４図）。こののち、酸素プラズマエツチ
ングにより窒化膜４」＝の絶縁膜８全除去する。このと
き、クラック７内のポリイミド樹脂８１ｄ除去されるこ
となく残る（第５図）。次に周知のフォトリングラフィ
により、下部配線層３ｂ上の窒化膜 ５− ４に窓孔５全形成する（第６１囚）。そして、窓孔５を
含む窒化膜４上にアルミニウム全蒸着し、周知のフォト
リングラフィによりバターニングして上部配線層６全形
成する（第７図）。
上記の製造方法によれば、窒化膜４にクラック７が形成
されていても、ポリイミド樹脂８′が埋め込まれるので
、下部配線層３ａと上部配線層６との間のショートや絶
縁低下全防止できる。
されていても、ポリイミド樹脂８′が埋め込まれるので
、下部配線層３ａと上部配線層６との間のショートや絶
縁低下全防止できる。
なお、絶縁膜８はポリイミド樹脂に代えて、ガラス微粉
末全アルコールに分散させた液状の絶縁吻質全用いて形
成してもよい。この絶縁膜はポリイミド樹脂の場合と同
様に除去してもよいし、絶縁膜が窒化膜４に比較して余
り遜色がなければ、そのま＼残しておいてもよい。
末全アルコールに分散させた液状の絶縁吻質全用いて形
成してもよい。この絶縁膜はポリイミド樹脂の場合と同
様に除去してもよいし、絶縁膜が窒化膜４に比較して余
り遜色がなければ、そのま＼残しておいてもよい。
発明の効果
この発明は以上のように・窒化膜の形成後に液状ＱＪ絶
縁物質全塗布して絶縁膜全形成する工程金倉むことによ
って、窒化膜に発生したクラックに絶縁物質が埋め込ま
れるので、下部配線層と上部配線層との間のショートや
絶縁低下全防止できる ６− という効果全奏する。
縁物質全塗布して絶縁膜全形成する工程金倉むことによ
って、窒化膜に発生したクラックに絶縁物質が埋め込ま
れるので、下部配線層と上部配線層との間のショートや
絶縁低下全防止できる ６− という効果全奏する。
第１−図は従来の多層配線型半導体装置の要部拡大断面
図である。 第２図は従来の半導体装置で発生する不良について説明
するだめの要部拡大断面図である。 第３図ないし第７図はこの発１す１の一実施例方法につ
いて説明するだめの多層配線型半導体装置の各段階にお
ける要部拡大断面図である。 １・・・・帯導体基板、 ２・・・・ 絶に膜、 ３ａ、３ｂ・・・・・下部配腺胎１ ４・・・・・窒化膜、 ５・・・・ 窓孔、 ６・・・・・上部配線層１ ７・・・・・ クラック曳 ８・・・・・ 液状の絶縁物質によって形成した絶縁膜
（ポリイミド樹脂膜）、 ８１・・・・・絶縁物質（ポリイミド樹脂）。
図である。 第２図は従来の半導体装置で発生する不良について説明
するだめの要部拡大断面図である。 第３図ないし第７図はこの発１す１の一実施例方法につ
いて説明するだめの多層配線型半導体装置の各段階にお
ける要部拡大断面図である。 １・・・・帯導体基板、 ２・・・・ 絶に膜、 ３ａ、３ｂ・・・・・下部配腺胎１ ４・・・・・窒化膜、 ５・・・・ 窓孔、 ６・・・・・上部配線層１ ７・・・・・ クラック曳 ８・・・・・ 液状の絶縁物質によって形成した絶縁膜
（ポリイミド樹脂膜）、 ８１・・・・・絶縁物質（ポリイミド樹脂）。
Claims (1)
- 【特許請求の範囲】 半導体基板上に絶縁膜全ル成する工程と、前記絶縁膜上
に下部配線層を形成する工程と為前記絶縁膜上および下
部配線層上ｖｃ窒化膜全形成する工程と、 前記下部配線層上の窒化膜に窓孔を形成する工程と、 前記窒化膜上に上部配線層全形成する１栓と金含む半導
体の製造方法において、 前記窒化＠全形成したＵ〕ちに・液状の絶縁物質全塗布
して絶縁膜を形成する工程金含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146884A JPS60165739A (ja) | 1984-02-07 | 1984-02-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2146884A JPS60165739A (ja) | 1984-02-07 | 1984-02-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60165739A true JPS60165739A (ja) | 1985-08-28 |
Family
ID=12055811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2146884A Pending JPS60165739A (ja) | 1984-02-07 | 1984-02-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60165739A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158878A (en) * | 1974-11-19 | 1976-05-22 | Matsushita Electric Industrial Co Ltd | Handotaisochino seizohoho |
| JPS58140139A (ja) * | 1982-02-16 | 1983-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
1984
- 1984-02-07 JP JP2146884A patent/JPS60165739A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158878A (en) * | 1974-11-19 | 1976-05-22 | Matsushita Electric Industrial Co Ltd | Handotaisochino seizohoho |
| JPS58140139A (ja) * | 1982-02-16 | 1983-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438022A (en) | Method for using low dielectric constant material in integrated circuit fabrication | |
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPS60165739A (ja) | 半導体装置の製造方法 | |
| KR19980042757A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS63188959A (ja) | 半導体装置およびその製造方法 | |
| JPH061795B2 (ja) | 多層配線構造体 | |
| JP2617955B2 (ja) | 半導体装置の製造方法 | |
| US5177592A (en) | Semiconductor device | |
| JPS5849026B2 (ja) | 多層配線の製法 | |
| JPS60249333A (ja) | 半導体装置及びその製造方法 | |
| JPS62154643A (ja) | 半導体装置の製造方法 | |
| JPS6046036A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPS61107743A (ja) | 半導体装置の製造方法 | |
| JP2884100B2 (ja) | 半導体装置 | |
| JPH07147281A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61107745A (ja) | 半導体装置の製造方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPS63155625A (ja) | 半導体集積回路装置 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH0611079B2 (ja) | 半導体装置 | |
| JPH03171732A (ja) | 半導体装置 | |
| JPS59161840A (ja) | 半導体集積回路装置 | |
| JPH0734437B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02151052A (ja) | 半導体装置の製造方法 |