JPH03209581A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH03209581A JPH03209581A JP2004044A JP404490A JPH03209581A JP H03209581 A JPH03209581 A JP H03209581A JP 2004044 A JP2004044 A JP 2004044A JP 404490 A JP404490 A JP 404490A JP H03209581 A JPH03209581 A JP H03209581A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- external
- control program
- built
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、制御プログラムの入ったＲＯＭを内蔵したマ
イクロプロセッサに関するものである。
イクロプロセッサに関するものである。
従来の技術
従来の制御プログラムの入ったＲＯＭを内蔵しているマ
イクロプロセッサにおいて、その制御プログラムに不具
合が発生した場合のトラブルシュートや、新しく開発し
た制御プログラムの動作確認を行う場合には、ＲＯＭの
データを書き込む製造工程から新たに製造を行うか、又
はマイクロプロセッサのエバリユエーションタイプを開
発しなければならなかった。
イクロプロセッサにおいて、その制御プログラムに不具
合が発生した場合のトラブルシュートや、新しく開発し
た制御プログラムの動作確認を行う場合には、ＲＯＭの
データを書き込む製造工程から新たに製造を行うか、又
はマイクロプロセッサのエバリユエーションタイプを開
発しなければならなかった。
発明が解決しようとする課題
しかしながら、半導体の製造プロセスには長い時間がか
かる為、迅速なトラブルシューティングができず、又、
エバリユエーションタイプを開発する場合は開発コスト
がかかる等の欠点を有していた。
かる為、迅速なトラブルシューティングができず、又、
エバリユエーションタイプを開発する場合は開発コスト
がかかる等の欠点を有していた。
本発明は上記問題点を解決する為、マイクロプロセッサ
自身が外部にＲＯＭが接続されているか否かを認識し、
新しい制御プログラムの入ったＲＯＭをマイクロプロセ
ッサの外部に接続するだけで、新しい制御プログラムに
より実行させることを目的としている。
自身が外部にＲＯＭが接続されているか否かを認識し、
新しい制御プログラムの入ったＲＯＭをマイクロプロセ
ッサの外部に接続するだけで、新しい制御プログラムに
より実行させることを目的としている。
課題を解決するための手段
この目的を達成する為に本発明のマイクロプロセッサは
、処理を行う前のイニシャル時に外部の特定のアドレス
を読み出し、その読み出したデータを判定し制御信号を
発生する回路を有し、その制御信号により制御プログラ
ムの読み出し先を内蔵のＲＯＭか、外部ＲＯＭかのどち
らかに切り換えることのできる構成を有している。
、処理を行う前のイニシャル時に外部の特定のアドレス
を読み出し、その読み出したデータを判定し制御信号を
発生する回路を有し、その制御信号により制御プログラ
ムの読み出し先を内蔵のＲＯＭか、外部ＲＯＭかのどち
らかに切り換えることのできる構成を有している。
作用
本発明は上記の構成を有することにより、外部にＲＯＭ
が接続されているか否かをマイクロプロセッサ自身が認
識し、制御プログラムの読み出し先を内蔵のＲＯＭか外
部のＲＯＭかを切り換えることができる為、外部にＲＯ
Ｍが接続されていない場合は、内蔵のＲＯＭに入ってい
る制御プログラムにより処理を実行し、外部にＲＯＭが
接続されている場合は外部ＲＯＭに入っている制御プロ
グラムにより処理を実行することができる。
が接続されているか否かをマイクロプロセッサ自身が認
識し、制御プログラムの読み出し先を内蔵のＲＯＭか外
部のＲＯＭかを切り換えることができる為、外部にＲＯ
Ｍが接続されていない場合は、内蔵のＲＯＭに入ってい
る制御プログラムにより処理を実行し、外部にＲＯＭが
接続されている場合は外部ＲＯＭに入っている制御プロ
グラムにより処理を実行することができる。
実施例
第１図は本発明によるマイクロプロセッサの一実施例を
示すブロック図である。第１図において、１は制御プロ
グラムの入っている内蔵のＲＯＭで、内蔵ＲＯＭゲート
２を介してデータバス３とつながっており、又、アドレ
スバス４とつながっている。５は外部ＲＯＭ認識及び制
御信号発生部で、データバス３とアドレスバス４とつな
がり内蔵ＲＯＭゲート２及び外部ＲＯＭゲート６へ制御
信号７．８を送っている。９は制御部、演算部その他の
回路ブロックで、データバス３とアドレスバス４とつな
がっている。１０は外部ＲＯＭである。第２図は外部Ｒ
ＯＭｌ０と外部ＲＯＭ認識及び制御信号発生部を簡略的
に示したものである。
示すブロック図である。第１図において、１は制御プロ
グラムの入っている内蔵のＲＯＭで、内蔵ＲＯＭゲート
２を介してデータバス３とつながっており、又、アドレ
スバス４とつながっている。５は外部ＲＯＭ認識及び制
御信号発生部で、データバス３とアドレスバス４とつな
がり内蔵ＲＯＭゲート２及び外部ＲＯＭゲート６へ制御
信号７．８を送っている。９は制御部、演算部その他の
回路ブロックで、データバス３とアドレスバス４とつな
がっている。１０は外部ＲＯＭである。第２図は外部Ｒ
ＯＭｌ０と外部ＲＯＭ認識及び制御信号発生部を簡略的
に示したものである。
外部ＲＯＭ認識及び制御信号発生部５は、アドレスバス
４とデータバス３とにより外部ＲＯＭｌ０と接続されて
おり、データバス１２はプルアップされている。又、（
ａ）は外部ＲＯＭがある場合、（ｂｌは外部ＲＯＭがな
い場合の図である。
４とデータバス３とにより外部ＲＯＭｌ０と接続されて
おり、データバス１２はプルアップされている。又、（
ａ）は外部ＲＯＭがある場合、（ｂｌは外部ＲＯＭがな
い場合の図である。
処理を行う前のイニシャル時において、外部ＲＯＭ認識
及び制御信号発生部５は、内蔵ＲＯＭゲート２を遮断し
、外部ＲＯＭゲート６を導通させる。
及び制御信号発生部５は、内蔵ＲＯＭゲート２を遮断し
、外部ＲＯＭゲート６を導通させる。
次に外部ＲＯＭ認識及び制御信号発生部５は、特定のア
ドレスＡを出力し外部をアクセスする。この時、外部に
ＲＯＭが接続されている場合、第２図（ａｌのように外
部ＲＯＭｌ０のアドレスＡに０を入れておくことにより
、外部ＲＯＭ認識及び制御信号発生部５は読み出したデ
ータが０なので外部にＲＯＭｌ０が接続されていると見
なし、内蔵ＲＯＭゲート２を遮断し、外部ＲＯＭゲート
６を導通させ、その後外部ＲＯＭ１０に入っている制御
プログラムで処理を実行する。又第２図（ｂｌのように
外部ＲＯＭが接続されていない場合は、アドレスＡをア
クセスした場合、データバスのプルアップにより読み出
したデータは１である為、外部ＲＯＭ認識及び制御信号
発生部５は外部にＲＯＭが接続されていないと認識し、
内蔵ＲＯＭゲート２を導通し、外部ＲＯＭゲート６を遮
断し、その後内蔵のＲＯＭに入っている制御プログラム
により処理を実行する。
ドレスＡを出力し外部をアクセスする。この時、外部に
ＲＯＭが接続されている場合、第２図（ａｌのように外
部ＲＯＭｌ０のアドレスＡに０を入れておくことにより
、外部ＲＯＭ認識及び制御信号発生部５は読み出したデ
ータが０なので外部にＲＯＭｌ０が接続されていると見
なし、内蔵ＲＯＭゲート２を遮断し、外部ＲＯＭゲート
６を導通させ、その後外部ＲＯＭ１０に入っている制御
プログラムで処理を実行する。又第２図（ｂｌのように
外部ＲＯＭが接続されていない場合は、アドレスＡをア
クセスした場合、データバスのプルアップにより読み出
したデータは１である為、外部ＲＯＭ認識及び制御信号
発生部５は外部にＲＯＭが接続されていないと認識し、
内蔵ＲＯＭゲート２を導通し、外部ＲＯＭゲート６を遮
断し、その後内蔵のＲＯＭに入っている制御プログラム
により処理を実行する。
以上のように本実施例によれば、外部ＲＯＭ認識及び制
御信号発生部５がイニシャル時に外部の特定のアドレス
を読み出し、そのデータを判定し、内蔵ＲＯＭゲート２
及び外部ＲＯＭゲート６を制御することにより、外部に
ＲＯＭが接続されているか否かをマイクロプロセッサ自
身で認識し、制御プログラムの読み出し先を内蔵のＲＯ
Ｍか外部のＲＯＭかに切り換えることができる。
御信号発生部５がイニシャル時に外部の特定のアドレス
を読み出し、そのデータを判定し、内蔵ＲＯＭゲート２
及び外部ＲＯＭゲート６を制御することにより、外部に
ＲＯＭが接続されているか否かをマイクロプロセッサ自
身で認識し、制御プログラムの読み出し先を内蔵のＲＯ
Ｍか外部のＲＯＭかに切り換えることができる。
なお、第２図において、外部ＲＯＭｌ０のアドレスＡに
入れておくデータを１にし、データバスをプルダウンし
ても良いことは言うまでもない。
入れておくデータを１にし、データバスをプルダウンし
ても良いことは言うまでもない。
発明の効果
以上のように本発明によれば、処理を実行する前のイニ
シャル時に外部のある決まったアドレスを読み出し判定
し制御信号を発生する回路を有することにより、マイク
ロプロセッサ自身が、外部にＲＯＭが接続されているか
否かを認識し、制御プログラムの読み出し先を切り換え
ることができるので、新しい制御プログラムの入ったＲ
ＯＭをマイクロプロセッサの外部に接続するだけで、新
しい制御プログラムにより処理を実行させることができ
る。
シャル時に外部のある決まったアドレスを読み出し判定
し制御信号を発生する回路を有することにより、マイク
ロプロセッサ自身が、外部にＲＯＭが接続されているか
否かを認識し、制御プログラムの読み出し先を切り換え
ることができるので、新しい制御プログラムの入ったＲ
ＯＭをマイクロプロセッサの外部に接続するだけで、新
しい制御プログラムにより処理を実行させることができ
る。
第１図は本発明の一実施例におけるマイクロプロセッサ
のブロック図、第２図＠（ａ）、 （ｂ）は外部にＲＯ
Ｍを接続した場合と、接続しなかった場合の１・・・・
・・内蔵ＲＯＭ、２・−・・・・内蔵ＲＯＭゲート、３
・・・・・データバス、４・・・・・アドレスバス、５
・・・・・・外部ＲＯＭ認識及び制御信号発生部、６・
・−・・・外部ＲＯＭゲート、７・・・・・・内蔵ＲＯ
Ｍゲート制御信号、８・・・・・・外部ＲＯＭゲート制
御信号、９・・・・・制御部。 演算部、その他の回路ブロック、１０・・・・・・外部
ＯＭｏ
のブロック図、第２図＠（ａ）、 （ｂ）は外部にＲＯ
Ｍを接続した場合と、接続しなかった場合の１・・・・
・・内蔵ＲＯＭ、２・−・・・・内蔵ＲＯＭゲート、３
・・・・・データバス、４・・・・・アドレスバス、５
・・・・・・外部ＲＯＭ認識及び制御信号発生部、６・
・−・・・外部ＲＯＭゲート、７・・・・・・内蔵ＲＯ
Ｍゲート制御信号、８・・・・・・外部ＲＯＭゲート制
御信号、９・・・・・制御部。 演算部、その他の回路ブロック、１０・・・・・・外部
ＯＭｏ
Claims (1)
- 制御プログラムの入っているＲＯＭ（読み出し専用メモ
リ）と、処理を行う前のイニシャル時に外部の特定のア
ドレスを読み出し、その読み出したデータの内容を判定
し制御信号を発生する回路を有し、外部にＲＯＭが接続
されているか否かをマイクロプロセッサ自身で判定し、
外部にＲＯＭが接続されていなければ内蔵のＲＯＭに入
っている制御プログラムで処理を実行し、外部にＲＯＭ
が接続されている場合は外部ＲＯＭに入っている制御プ
ログラムにより処理を実行することを特徴としたマイク
ロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004044A JPH03209581A (ja) | 1990-01-11 | 1990-01-11 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004044A JPH03209581A (ja) | 1990-01-11 | 1990-01-11 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03209581A true JPH03209581A (ja) | 1991-09-12 |
Family
ID=11573932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004044A Pending JPH03209581A (ja) | 1990-01-11 | 1990-01-11 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03209581A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173631A (ja) * | 1984-02-17 | 1985-09-07 | Fujitsu Ltd | 制御プログラム切換え方式 |
-
1990
- 1990-01-11 JP JP2004044A patent/JPH03209581A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60173631A (ja) * | 1984-02-17 | 1985-09-07 | Fujitsu Ltd | 制御プログラム切換え方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361348A (en) | Debug circuit of a signal processor | |
| US5056008A (en) | Data processor having expanded operating functions | |
| JPS6340925A (ja) | メモリ初期化方式 | |
| JPS593524A (ja) | リセツト動作制御方式 | |
| JP2597409B2 (ja) | マイクロコンピュータ | |
| JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
| JP2643803B2 (ja) | マイクロコンピュータ | |
| JPS60173631A (ja) | 制御プログラム切換え方式 | |
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| JP3283505B2 (ja) | マイクロコンピュータ | |
| JP2581484B2 (ja) | データ処理システム | |
| JPS60126731A (ja) | プログラム制御方法 | |
| JPH0528285A (ja) | マイクロコンピユータ | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH01205257A (ja) | 集積回路 | |
| JPS6226738B2 (ja) | ||
| JPS60196865A (ja) | バツクアツプメモリ回路 | |
| JPH01308656A (ja) | プリンタのプログラム評価回路 | |
| JPH0535890A (ja) | マイクロコンピユータ | |
| JPS60105048A (ja) | マイクロプログラム制御方式 | |
| JPS6148746B2 (ja) | ||
| JPS59231651A (ja) | マイクロプログラム制御型デ−タ処理装置 | |
| JPH02115947A (ja) | 情報処理装置 | |
| JPS59206956A (ja) | デバツグ方法 | |
| JPH04324566A (ja) | マルチプロセッサシステムのメモリマップ切換制御方式 |