JPS60176331A - 符号器および復号器 - Google Patents
符号器および復号器Info
- Publication number
- JPS60176331A JPS60176331A JP3215684A JP3215684A JPS60176331A JP S60176331 A JPS60176331 A JP S60176331A JP 3215684 A JP3215684 A JP 3215684A JP 3215684 A JP3215684 A JP 3215684A JP S60176331 A JPS60176331 A JP S60176331A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- exclusive
- code
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、光フアイバ伝送方式、同軸伝送方式、データ
リンク等において送信符号を伝送に適した符号形式に変
換出力するための符号器、および該符号器によって伝送
路に送出された信号を受信して元の送信符号に復元する
復号器に関する。
リンク等において送信符号を伝送に適した符号形式に変
換出力するための符号器、および該符号器によって伝送
路に送出された信号を受信して元の送信符号に復元する
復号器に関する。
従来技術
各種伝送方式において、零符号の連続によってタイミン
グ情報が喪失することを防止し、符号伝送特性を確保す
るために各種の符号変換が工夫されている。その１つに
ＤＭＩ符号が使用されていることは公知である。これは
、送信データのｌ“に対しては、その半分のビット間隔
で“１．０”または“０．１”を交互に送出し、送信デ
ータの“Ｏ”に対しては’１．１”または“”ｏ、ｏ”
を交互に送出し、受信側では受信したＤＭＩ符号を元の
送信データに復号するようにしたものである。
グ情報が喪失することを防止し、符号伝送特性を確保す
るために各種の符号変換が工夫されている。その１つに
ＤＭＩ符号が使用されていることは公知である。これは
、送信データのｌ“に対しては、その半分のビット間隔
で“１．０”または“０．１”を交互に送出し、送信デ
ータの“Ｏ”に対しては’１．１”または“”ｏ、ｏ”
を交互に送出し、受信側では受信したＤＭＩ符号を元の
送信データに復号するようにしたものである。
第１図および第２図は、それぞれ従来のＤＭＩ符号器お
よびその復号器の一例を示す回路図である。すなわち、
第１図に示すように、周波数ｆ０のクロック信号に同期
して送信符号入力端子ｌから入力される送信符号列Ｉｎ
（ＮＲＺ符号）と、ｆ０クロック入力端子２から入力
する周波数ｆｏ 、デユーティ５０％のクロック信号Ｃ
とをＮＯＲ回路３に入力させ、さらにＮＯＲ回路３の出
力信号と２ｆ、クロック入力端子４から入力する周波数
２ｆ、、チューティ５０％のクロック信号Ｃ２とをＮ０
Ｒｕ路５に人力させて、ＮＯＲ回路５の出力信号をｌ／
２分周器６に人力させ、１７２分周器６の出力によって
ＤＭＩ符号に変換された信号列ＸｎをＤＭＩ符号出力端
子７を介して伝送路へ送出する。
よびその復号器の一例を示す回路図である。すなわち、
第１図に示すように、周波数ｆ０のクロック信号に同期
して送信符号入力端子ｌから入力される送信符号列Ｉｎ
（ＮＲＺ符号）と、ｆ０クロック入力端子２から入力
する周波数ｆｏ 、デユーティ５０％のクロック信号Ｃ
とをＮＯＲ回路３に入力させ、さらにＮＯＲ回路３の出
力信号と２ｆ、クロック入力端子４から入力する周波数
２ｆ、、チューティ５０％のクロック信号Ｃ２とをＮ０
Ｒｕ路５に人力させて、ＮＯＲ回路５の出力信号をｌ／
２分周器６に人力させ、１７２分周器６の出力によって
ＤＭＩ符号に変換された信号列ＸｎをＤＭＩ符号出力端
子７を介して伝送路へ送出する。
受信側の復号器は、第２図に示すように、ＤＭＩ符号入
力端子８から入力する受信信号列Ｘｎと、該受信信号列
Ｘｎを１ビット遅延回路９によって１ヒツト期間（周波
数２ｆ０）遅延サセた信号とを排他的論理和回路１０に
入力させて差分変換し、排他的論理和回路１０の出力信
号Ｇを、１ヒツＩ・遅延回路１１とυ１１他的論理和路
１２によって構成される差分変換回路によってもう１度
差分変換して、排他的論理和回路１２の出力によって元
の送信符号に復元し、復号信号出力端子１３から出力す
るようにしている。
力端子８から入力する受信信号列Ｘｎと、該受信信号列
Ｘｎを１ビット遅延回路９によって１ヒツト期間（周波
数２ｆ０）遅延サセた信号とを排他的論理和回路１０に
入力させて差分変換し、排他的論理和回路１０の出力信
号Ｇを、１ヒツＩ・遅延回路１１とυ１１他的論理和路
１２によって構成される差分変換回路によってもう１度
差分変換して、排他的論理和回路１２の出力によって元
の送信符号に復元し、復号信号出力端子１３から出力す
るようにしている。
第３図（Ａ）〜（Ｊ）は、」１記従来の符号器および復
号器の各部信号を示すタイムチャー）・である。同図（
Ａ）は送信符号入力端子ｌから入力する送信符号列Ｉｎ
を示し、同図（１３）はｆ０クロック入力端子２から入
力する周波数ｆ０のクロック信号Ｃを示し、同図（Ｃ）
は反転したクロック信号Ｃ′を示し、同図（Ｄ）はＮＯ
Ｒ回路３の出力信号を、同図（Ｅ）は２ｆ０クロツク入
力端子４から入力される周波数２ｆ０のクロック信号Ｃ
２を示し、同図（Ｆ）はＮＯＲ回路５の出力信号を、同
図ＣＧ）はＤＭＩ符号出力端子７から出力されるＤＭＩ
変換された信号列Ｘｎを示す。この場合、ｆ０クロック
入力端子２から入力されるクロック信号が同図（Ｃ）に
示すような反転されたクロック信号Ｃ′である場合は、
ＤＭＩ符号出力端子７から送出される符号列Ｘｎ’は同
図（Ｈ）に示すように同図（Ｇ）に示す符号列Ｘｎの反
転されたものとなる。
号器の各部信号を示すタイムチャー）・である。同図（
Ａ）は送信符号入力端子ｌから入力する送信符号列Ｉｎ
を示し、同図（１３）はｆ０クロック入力端子２から入
力する周波数ｆ０のクロック信号Ｃを示し、同図（Ｃ）
は反転したクロック信号Ｃ′を示し、同図（Ｄ）はＮＯ
Ｒ回路３の出力信号を、同図（Ｅ）は２ｆ０クロツク入
力端子４から入力される周波数２ｆ０のクロック信号Ｃ
２を示し、同図（Ｆ）はＮＯＲ回路５の出力信号を、同
図ＣＧ）はＤＭＩ符号出力端子７から出力されるＤＭＩ
変換された信号列Ｘｎを示す。この場合、ｆ０クロック
入力端子２から入力されるクロック信号が同図（Ｃ）に
示すような反転されたクロック信号Ｃ′である場合は、
ＤＭＩ符号出力端子７から送出される符号列Ｘｎ’は同
図（Ｈ）に示すように同図（Ｇ）に示す符号列Ｘｎの反
転されたものとなる。
同図（Ｉ）は符号列ＸｎまたはＸｎ’が（第２図の）Ｄ
ＭＩ’符号入力端子８から入力した場合のυ１１他的論
理和路ｊＯの出力信号Ｇを示す。すなわち、第１図のＤ
ＭＩ符号器でクロック信号Ｃの位相が反転した場合でも
、第２図の復号器の排他的論理和回路１０の出力信号Ｇ
は同じである。そして、杉１他的論理和回路１２の出力
には同図（Ｊ）に示すような復号された信号Ｈが現れる
。
ＭＩ’符号入力端子８から入力した場合のυ１１他的論
理和路ｊＯの出力信号Ｇを示す。すなわち、第１図のＤ
ＭＩ符号器でクロック信号Ｃの位相が反転した場合でも
、第２図の復号器の排他的論理和回路１０の出力信号Ｇ
は同じである。そして、杉１他的論理和回路１２の出力
には同図（Ｊ）に示すような復号された信号Ｈが現れる
。
上述の従来の符号器は、送信符号を２倍の周波数のクロ
ック信号Ｃ２を用いて処理する必要があり、動作速度の
点で不利となるという欠点がある。また、復号器では、
出力の不確足性を除去するために差分変換を２回行なう
必要があるため回路規模が大きくなるという欠点がある
。
ック信号Ｃ２を用いて処理する必要があり、動作速度の
点で不利となるという欠点がある。また、復号器では、
出力の不確足性を除去するために差分変換を２回行なう
必要があるため回路規模が大きくなるという欠点がある
。
発明の目的
本発明の目的は、上述の従来の欠点を解決し、送信符号
の２倍の周波数のクロック信号を使用することなく、”
ｏ ”連続を防止した符号に変換して送出し、受信側
では確実に元の符号に復元することが可能な符号器およ
び復号器を提供することにある。
の２倍の周波数のクロック信号を使用することなく、”
ｏ ”連続を防止した符号に変換して送出し、受信側
では確実に元の符号に復元することが可能な符号器およ
び復号器を提供することにある。
発明の構成
本発明の符号器は、クロック信号に同期して人力する送
信符号の和分変換を行なう和分変換回路と、該和分変換
回路の出力信号と前記クロック信号とのυ１他的論理和
を出力する排他的論理和回路とを備えたことを特徴とす
る。
信符号の和分変換を行なう和分変換回路と、該和分変換
回路の出力信号と前記クロック信号とのυ１他的論理和
を出力する排他的論理和回路とを備えたことを特徴とす
る。
また、本発明の復号器は、入力信号とクロック信号とを
入力する排他的論理和回路と、該排他的論理和回路の出
力信号を差分変換する差分変換回路とを備えて、該差分
変換回路の出力によって入力信号を復号した元の符号を
得ることを特徴とする。
入力する排他的論理和回路と、該排他的論理和回路の出
力信号を差分変換する差分変換回路とを備えて、該差分
変換回路の出力によって入力信号を復号した元の符号を
得ることを特徴とする。
発明の実施例
次に、本発明について、図面を参照して詳細に説明する
。
。
第４図は、本発明の一実施例の符号器を示す回路図であ
る。すなわち、周波数ｆ０のクロック信号に同期して送
信符号入力端子１４から入力されるＮＲＺ符号の符号列
Ｉｎを排他的論理和回路１５の一方の入力に入力させ、
排他的論理和回路１５のもう一方の入力には、該排他的
論理和回路１５の出力を１ビット遅延回路１Ｇによって
１ビット期間遅延させた信号を入力させる。」；記排他
的論理和回路１５と１ビツト遅延回路１８とで和分変換
回路を構成している。該和分変換回路の出力信号Ｓｎと
、ｆ０クロック入力端子１７かも入力される周波数ｆ０
、チューティ５０％のクロック信号Ｃとを排他的論理
和回路１８に入力させ、上記両入力の排他的論理和をと
って送信信号出力端子１８に出力する。送信信号出力端
子１８かも出力される信号列Ｘｎは°°Ｏ゛連続が防止
された符号列である。本実施例は、第１図に示した従来
の符号器のように１周波数２ｆ、のクロックで動作５せ
る必要がないから、動作速度上有利になるという効果が
ある。
る。すなわち、周波数ｆ０のクロック信号に同期して送
信符号入力端子１４から入力されるＮＲＺ符号の符号列
Ｉｎを排他的論理和回路１５の一方の入力に入力させ、
排他的論理和回路１５のもう一方の入力には、該排他的
論理和回路１５の出力を１ビット遅延回路１Ｇによって
１ビット期間遅延させた信号を入力させる。」；記排他
的論理和回路１５と１ビツト遅延回路１８とで和分変換
回路を構成している。該和分変換回路の出力信号Ｓｎと
、ｆ０クロック入力端子１７かも入力される周波数ｆ０
、チューティ５０％のクロック信号Ｃとを排他的論理
和回路１８に入力させ、上記両入力の排他的論理和をと
って送信信号出力端子１８に出力する。送信信号出力端
子１８かも出力される信号列Ｘｎは°°Ｏ゛連続が防止
された符号列である。本実施例は、第１図に示した従来
の符号器のように１周波数２ｆ、のクロックで動作５せ
る必要がないから、動作速度上有利になるという効果が
ある。
第５図は、本発明の一実施例の復号器を示す回路図であ
る。すなわち、受信信号入力端子２０から入力される符
号列Ｘｎとｆ０クロック入力端子２１から入力される周
波数ｆ０のクロック信号Ｃとを排他的論理和回路２２に
入力させ、排他的論理和回路２２の出力信号Ｒｎを排他
的論理和回路２４とｌビット遅延回路２３とから構成さ
れる差分変換回路によって差分変換して、元の符号列Ｉ
ｎを復元する。この復号器は、第２図に示した従来例の
ように差分変換を２回行なわないため回路が簡易化され
るという効果がある。
る。すなわち、受信信号入力端子２０から入力される符
号列Ｘｎとｆ０クロック入力端子２１から入力される周
波数ｆ０のクロック信号Ｃとを排他的論理和回路２２に
入力させ、排他的論理和回路２２の出力信号Ｒｎを排他
的論理和回路２４とｌビット遅延回路２３とから構成さ
れる差分変換回路によって差分変換して、元の符号列Ｉ
ｎを復元する。この復号器は、第２図に示した従来例の
ように差分変換を２回行なわないため回路が簡易化され
るという効果がある。
次に、第６図を参照して、本実施例の動作について説明
する。第６図は、上記実施例の各部信号を示すタイムチ
ャートである。今、第６図（Ａ）に示すようなＮＲＺ符
号列Ｉｎが前記排他的論理和回路１５に入力されると、
排他的論理和回路１５の出力、すなわち和分変換回路の
出力信号Ｓｎは同図（Ｂ）に示すようになる。この符号
列Ｓｎと同図（Ｃ）に示すような周波数ｆ。のクロック
信号との排他的論理和は同図（Ｅ）に示すような符号列
Ｘｎとなる。この９４号列Ｘｎが、第５図に示す受信側
の復号器に入力されると、排他的論理和回路２２の出力
Ｒｎは第６図（Ｆ）に示すようになる。従って、該信号
を差分変換した符号列Ｉｎノよ、同図（Ｈ）に示すよう
になる。これは、元の送信符号列と回じである。ここで
、符号器と復号器のクロック信号の位相同期が１８０°
ずれて、排他的論理和回路１８に入力するクロック信号
Ｃ′が第６図（Ｄ）に示すようになったときは、υ１他
的論理和回路２２の出力Ｒｎ ′は、同図（Ｇ）に示す
ように前記Ｒｎの極性が反転したｆｑ号列となる。
する。第６図は、上記実施例の各部信号を示すタイムチ
ャートである。今、第６図（Ａ）に示すようなＮＲＺ符
号列Ｉｎが前記排他的論理和回路１５に入力されると、
排他的論理和回路１５の出力、すなわち和分変換回路の
出力信号Ｓｎは同図（Ｂ）に示すようになる。この符号
列Ｓｎと同図（Ｃ）に示すような周波数ｆ。のクロック
信号との排他的論理和は同図（Ｅ）に示すような符号列
Ｘｎとなる。この９４号列Ｘｎが、第５図に示す受信側
の復号器に入力されると、排他的論理和回路２２の出力
Ｒｎは第６図（Ｆ）に示すようになる。従って、該信号
を差分変換した符号列Ｉｎノよ、同図（Ｈ）に示すよう
になる。これは、元の送信符号列と回じである。ここで
、符号器と復号器のクロック信号の位相同期が１８０°
ずれて、排他的論理和回路１８に入力するクロック信号
Ｃ′が第６図（Ｄ）に示すようになったときは、υ１他
的論理和回路２２の出力Ｒｎ ′は、同図（Ｇ）に示す
ように前記Ｒｎの極性が反転したｆｑ号列となる。
しかし、該符号列Ｒｎ ’を差分変換した信号は、やは
り同図（Ｈ）にン卜すようになり、送信側の符号列が正
しく復号される。従って、本実施例の勾号器および復号
器を使用すれば、クロックの位相検出制御をする必要が
なく、そのだめの回路か不要となるため回路の大幅な簡
易化が達成される。
り同図（Ｈ）にン卜すようになり、送信側の符号列が正
しく復号される。従って、本実施例の勾号器および復号
器を使用すれば、クロックの位相検出制御をする必要が
なく、そのだめの回路か不要となるため回路の大幅な簡
易化が達成される。
発明の効果
以１−のように、本発明においては、送信符号列を和分
変換した信号とクロック信号との刊他的論理和を出力す
るように符号器を構成し、受信側では、入力（Ｍ号とク
ロック信号との排他的論理和をとった信号を差分変換す
ることによって元の右号列を復元するように復号器を構
成したから、本符号器および復号器を使用すれば、符号
器と復号器間のクロック信号の位相が反転しても正しい
復号を行なうことが可能である。このため、クロックの
位相検出をして正しい情報符号列を出力するだめの複雑
な回路は不要であり、簡単な回路で正しく情報を伝送で
きるという効果かある。また、本発明の符号器および復
号器は、いずれも送信符号列のビット間隔と同し周波数
のクロック信号によって動作するものであり、従来のよ
うに２倍の周波数のクロック信号を使用する必要がなく
、動作速度−１−極めて有利となる。
変換した信号とクロック信号との刊他的論理和を出力す
るように符号器を構成し、受信側では、入力（Ｍ号とク
ロック信号との排他的論理和をとった信号を差分変換す
ることによって元の右号列を復元するように復号器を構
成したから、本符号器および復号器を使用すれば、符号
器と復号器間のクロック信号の位相が反転しても正しい
復号を行なうことが可能である。このため、クロックの
位相検出をして正しい情報符号列を出力するだめの複雑
な回路は不要であり、簡単な回路で正しく情報を伝送で
きるという効果かある。また、本発明の符号器および復
号器は、いずれも送信符号列のビット間隔と同し周波数
のクロック信号によって動作するものであり、従来のよ
うに２倍の周波数のクロック信号を使用する必要がなく
、動作速度−１−極めて有利となる。
第１図は従来のＤＭＩ符号器の一例を示す回路図、第２
図は従来のＤＭＩ復号器の一例を示す回路図、第３図は
上記従来例の各部信号を示すタイムチャート、第４図は
本発明の符号器の一実施例を示す回路図、第５図は本発
明の復号器の一実施例を示す回路図、第６図は上記実施
例の各部信号を示すタイムチャー１・である。 図において、１：送信符号入力端子、２：ｆ０クロック
入力端子、３ ： ＮＯＲ回路、４：２ｆ。 クロツタ入力端子、５：ＮＯ’Ｒ回路、６ ： １／２
分周器、７ｎＤＭＩ勾号出力端子、８ ： ＤＭＩ符号
入力端子、９．Ｉｆ：１ビツト遅延回路、１０゜＋２．
１５．１８，２２，２４：排他的論理和回路、１３二復
号信号出力端子、１４：送信符号入力端子、１８．２３
＝１ビット遅延回路、１７，２１：、ｆ、クロック入力
端子、１９：送信信号出力端子、２０：受信信号入力端
子、２５：復号信号出力端子。 出願人 日本電信電話公社 代理人 弁理士 住田俊宗 第１図 ；／３’ ２０１
図は従来のＤＭＩ復号器の一例を示す回路図、第３図は
上記従来例の各部信号を示すタイムチャート、第４図は
本発明の符号器の一実施例を示す回路図、第５図は本発
明の復号器の一実施例を示す回路図、第６図は上記実施
例の各部信号を示すタイムチャー１・である。 図において、１：送信符号入力端子、２：ｆ０クロック
入力端子、３ ： ＮＯＲ回路、４：２ｆ。 クロツタ入力端子、５：ＮＯ’Ｒ回路、６ ： １／２
分周器、７ｎＤＭＩ勾号出力端子、８ ： ＤＭＩ符号
入力端子、９．Ｉｆ：１ビツト遅延回路、１０゜＋２．
１５．１８，２２，２４：排他的論理和回路、１３二復
号信号出力端子、１４：送信符号入力端子、１８．２３
＝１ビット遅延回路、１７，２１：、ｆ、クロック入力
端子、１９：送信信号出力端子、２０：受信信号入力端
子、２５：復号信号出力端子。 出願人 日本電信電話公社 代理人 弁理士 住田俊宗 第１図 ；／３’ ２０１
Claims (2)
- （１） クロック信号に同期して入力する送信符号の和
分変換を行なう和分変換回路と、該和分変換回路の出力
信号と前記クロック信号との排他的論理和を出力する排
他的論理和回路とを備えたことを特徴とする符号器。 - （２） 入力信号とクロック信号とを人力する排他的論
理和回路と、該排他的論理和回路の出力信号を差分変換
する差分変換回路とを備えて、該差分変換回路の出力に
よって入力信号を復号した元の符号を得ることを特徴と
する復号器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215684A JPH0612880B2 (ja) | 1984-02-22 | 1984-02-22 | 復号器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3215684A JPH0612880B2 (ja) | 1984-02-22 | 1984-02-22 | 復号器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4686692A Division JPH0575473A (ja) | 1992-03-04 | 1992-03-04 | 符号器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60176331A true JPS60176331A (ja) | 1985-09-10 |
| JPH0612880B2 JPH0612880B2 (ja) | 1994-02-16 |
Family
ID=12351056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3215684A Expired - Lifetime JPH0612880B2 (ja) | 1984-02-22 | 1984-02-22 | 復号器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0612880B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02149029A (ja) * | 1988-11-30 | 1990-06-07 | Nec Home Electron Ltd | ジッタレス単線双方向光伝送装置 |
| JP2013211921A (ja) * | 2009-07-28 | 2013-10-10 | Panasonic Corp | 通信システムおよび通信端末 |
-
1984
- 1984-02-22 JP JP3215684A patent/JPH0612880B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02149029A (ja) * | 1988-11-30 | 1990-06-07 | Nec Home Electron Ltd | ジッタレス単線双方向光伝送装置 |
| JP2013211921A (ja) * | 2009-07-28 | 2013-10-10 | Panasonic Corp | 通信システムおよび通信端末 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0612880B2 (ja) | 1994-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5127023A (en) | Retiming decoder/encoder | |
| US4524462A (en) | System for jointly transmitting high-frequency and low-frequency digital signals over a fiber-optical carrier | |
| US4325053A (en) | Method and a circuit for decoding a C.M.I. encoded binary signal | |
| US6396877B1 (en) | Method and apparatus for combining serial data with a clock signal | |
| EP0066620B1 (en) | Circuit for clock recovery | |
| EP0379279A2 (en) | Data transmission synchroniser | |
| JPS60176331A (ja) | 符号器および復号器 | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| JPH03270526A (ja) | 差動符号化における誤り波及抑圧方式 | |
| JPH02274139A (ja) | データ伝送システム | |
| JPS59123337A (ja) | フレ−ム同期方式 | |
| JP2668968B2 (ja) | フレーム同期方式 | |
| JPH0575473A (ja) | 符号器 | |
| RU2206181C1 (ru) | Устройство для кодирования - декодирования данных | |
| JPS59163937A (ja) | デイジタル符号の復号化方式 | |
| RU2214044C1 (ru) | Устройство для кодирования - декодирования данных | |
| SU1223385A1 (ru) | Система св зи с многоосновным кодированием | |
| JPH0123016B2 (ja) | ||
| GB1417325A (en) | Method of indicating slippage during data transmission | |
| JPS6324581B2 (ja) | ||
| JPH0558299B2 (ja) | ||
| SU1615769A1 (ru) | Устройство дл приема информации | |
| JPS63139428A (ja) | マンチエスタ符号デコ−ダ回路 | |
| JPH0531973B2 (ja) | ||
| JPS59163938A (ja) | 符号誤り検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |