JPS6017912A - 半導体結晶層の製造方法 - Google Patents

半導体結晶層の製造方法

Info

Publication number
JPS6017912A
JPS6017912A JP58124699A JP12469983A JPS6017912A JP S6017912 A JPS6017912 A JP S6017912A JP 58124699 A JP58124699 A JP 58124699A JP 12469983 A JP12469983 A JP 12469983A JP S6017912 A JPS6017912 A JP S6017912A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor
crystal
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58124699A
Other languages
English (en)
Inventor
Kenji Shibata
健二 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP58124699A priority Critical patent/JPS6017912A/ja
Publication of JPS6017912A publication Critical patent/JPS6017912A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3248—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3451—Structure
    • H10P14/3452—Microstructure
    • H10P14/3458—Monocrystalline
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体結晶層の製造方法に係シ。
特に絶縁層上の半導体層を小さい運動エネルギを持った
イオンビームや分子線等を照射しながら溶融、再結晶化
する半導体結晶層の製造方法に関する。
〔発明の技術的背景とその問題点〕
周知の如く、半導体基板上に素子を形成する半導体装置
の製造方法においては、酸化、拡散。
イオン注入及び写真蝕刻等の技術を用いて、シ従来よシ
も素子を微細化して、半導体装置を高案されている。３
次元半導体装置を実現するには絶縁膜上の多結晶若しく
は非晶質半導体装置大粒の多結晶或いは単結晶半導体層
を形成する方法が提案されている。例えば、シリコン基
板をＳｉＯやＳＩＮ等の絶縁膜で覆ってその上に多結晶
シリコン層を被着し、これを連続ビームのレーザービー
ム或いは電子ビームにより照射アニールすることによシ
単結晶シリコン層となし、該層中に素子を形成すること
によシ、３次元半導体装置を製造しようというものであ
る。
しかしながら、この種の方法では、素子形成の前工程と
して再結晶したシリコン層に不純物、例えばリン、がロ
ンをイオン注入して拡散し、上記シリコン層をＮ−タイ
プ或いはＰ−タイプのシリコン層に変える工程が必要で
あった。
板に変わるものとして用いる場合である。ＳＯ８素子は
多の利点があり、特に今後集積度が向上であるため、出
来上がった半導体素子の価格をＪ 素子と略同じ特性を持つＳＯ■素子を作ろうとするもの
である。しかしながら、このＳＯＩ素子の場合にも、再
結晶化したシリコン層には素子形成前にリン若しく　ｋ
ｊ：　ン＋ｐロンをイオン注入してアニールするという
工程を加える必要があシ、これが半導体製造工程を煩雑
化する要因となっている。
〔発明の目的〕
本発明の目的は、素子形成前にイオン注入や拡散のため
のアニール工程を必要としない良質の半導体結晶層を製
造することができ、３次元半導体装置用及びＳＯＩ素子
用基板の実現に好適する半導体結晶層の製造方法を提供
することにある。
〔発明の概要〕 本発明は骨子は、エネルギービームにて溶融。
再結晶化して単結晶シリコン層等を製造する際すなわち
本発明は、半導体結晶層を製造する方法において、絶縁
層上に非晶質若しくは多結晶の半導体層を形成し１次い
で運転エネルギを持ったイオンビーム若しくは分子線を
上記半導体層に照射しながら、該半導体層を加熱溶融し
て再結晶化するようにした方法である。
〔発明の効果〕
本発明によれば、絶縁層上に不純物を均一にドーピング
した半導体結晶層を形成することが５− できる。このため、該結晶層上に半導体素子を形成する
前工程としてのイオン注入や拡散工程が不要となり、素
子製造工程の簡略化をはかｐ得る。したがって、３次元
半導体装置やＳＯＩ素子の実現に極めて有効である。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって工程で多結
晶あるいは非晶質シリコン層を単結晶化し易くするため
に形成するものでアシ、必ずしも必要としない。またシ
リコン基板１は既に所望の素子が周知の工程を経て形成
されているとする。続いて、ＳｉＮ膜３上に例えば約６
０００［Ｘ］の多結晶シリコン膜（半導体層）４を被着
６− する。次いで、第１図（ｂ）に示す如く、例えばリンイ
オンを加速電圧５　［ｋｅＶ：］にて照射しながら、電
子ビームアニールにより上記シリコン膜４を単結晶化す
る。その際、電子ビームの加速電圧は１０　（Ｉｃｅ）
　、ビーム電流は５　［ｍＡ］とした。また、電子ビー
ムアニール時に溶融するシリコン層の幅は約５０〔μｍ
〕であった。ビーム走査を繰返すことによりだんだん結
晶粒が減少し、やがてシリコン膜全面の単結晶化が実現
する。すなわちＮ−タイプの単結晶シリコン層４′が形
成結果で、（、）は従来方法、（ｂ）は本実施例方法の
場’、Ｈ’＝、’：次行なったものでは、第２図（、）
に示す如くイオン注入後のアニールにて約６０００　（
Ｘ〕の単結晶シリコン層４′内のリン分布は充分に均−
侑施例方法では、シリコン層４′が溶融している間にリ
ンが全面に拡散１７てゆくため略均−な不純物分布が実
現されることになる。
なお、上記工程における電子ビームアニールでは真空度
１０−８［Ｔｏｒｒ：］以上の超高真空状態、基板温度
５００〔℃〕、シリコン基板を静電的に固定しである。
ビームはＸ方向に約１００〔ヴ幻の速度で走査し、ｙ方
向には溶融幅Ｗに合わせてＷ／２．Ｗ７４等としてステ
ップ送りした。
また、電子ビームアニール以外でも約２０〔Ｗ〕のＣＷ
アルゴンレーザーを用いたアニールでも同様な効果が得
られた。この場合、貞空チャンバー中にミラーやプリズ
ム等によりレーザービーアニール中の真空度は１０　［
Ｔｏｒｒ：］以上とした。
次に第１図（ｃ）に示す如く電子ビームアニール絶縁膜
９でおおった後、ａによる電極１０を形成して３次元に
集積した半導体装置が完成することになる。
第３図（ａ）〜（ｄ）は本発明を２層Ｃ−ＭＯ８−ＬＳ
Ｉ製造工程に適用した例を示す工程断面図である。なお
、第１図（ａ）〜（ｄ）と同一部分には同一符号を付し
て、その詳しい説明は省略する。前記第１図（ａ）　Ｋ
示す工程までは先の実施例と全く同様であり、この後、
第３図（ａ）に示す如くリンイオンを加速電圧５　（ｋ
ｅＶ）にて照射しながら電子ビームアニールにより上記
シリコン層４を単結晶化する。その際、電子ビームアニ
ールはコンピューターコントロールによりペクタスキャ
ンを行ない、９− Ｃ−ＭＯＳの中でｐ−チャネルＭＯ８Ｉｉ’ＥＴを形成
する領域のみ選択的に行なう。次いで、第３図（ｂ）に
示す如く？ロンイオンを加速電圧５　（：ｋｅＶ）にて
照二速電圧は１０　（ｋＶ）　、ビーム電流は５　（ｍ
Ａ）とした。
・、また、リンやぎロンは瞬時にシリコン層全面にこれ
以降は先の実施例と同様に第３図（Ｃ）に示す如く素子
間分離絶縁膜５．ダート酸化膜６及びダート電極７を形
成し、ソース・ドレイン領域８ａ、８ｂを形成してＣ−
ＭＯＳ　）ランゾスタとする。続いて、第３図（ｄ）に
示す如く全面を絶縁膜９で覆った後、Ａｔによる電極１
０を形成して３？′に元に集積した２層ＭＯ８−ＬＳＩ
が導体装置が完成することになる。
なお、本発明は上述した各実施例に限定され１０− るものではない。例えば、前記再結晶化すべき半導体層
は多結晶シリコンに限るものではなく、非晶質シリコン
、シリコン以外の半導体であるｒルマニウム、その他Ｇ
ａＡｓ、ＧａＰｊｎＰ、ＩｎＳｂ等の■−■族化合物半
導体であってもよい。また、前記イオンビームを照射す
る代シに分子線を照射することも可能である。この場合
、ターケ゛ッ（ｂ）は従来方法及び上記実施例方法によ
る不純物濃度分布特性を丞す模式図、第３図（ａ）〜（
ｄ）は他の実施例に係わる２層Ｃ−ＭＯＳ　−ＬＳ　Ｉ
製造工程を示す断面図である。
１・・・シリコン基板、２・・・５ＩＯ２膜、３・・・
ＳｉＮ膜、４・・・多結晶シリコン膜（半導体層）、４
′・・・単結晶シリコン層、５・・・素子分離用絶縁膜
、６・・・ダート酸化膜、訃・・多結晶シリコンダート
、８ｍ。
８ｂ・・・ソース・ドレイン領域５９・・・層間絶縁膜
、１０・・・ＡＬ電極。
出願人　工業技術院長　川　１）裕　部５

Claims (1)

    【特許請求の範囲】
  1. （１）絶縁層上に非晶質若しくは多結晶の半導体層を形
    成する工程と５次いで運動エネルギを（２）　前記半導
    体！−を加熱溶融する工程は、電プ、′−４或いは′−
    デ１−′−を上記半導体層」二（３）　前記半導体層を
    加熱溶融する工程は、ヒータによシ上記半導体層を３０
    ０〜５００　［℃：］に加熱しながら、電子ビーム或い
    はレーデビームを上記半導体層に照射することである特
    許請求の範囲第１項記載の半導体結晶層の製造方法。
JP58124699A 1983-07-11 1983-07-11 半導体結晶層の製造方法 Pending JPS6017912A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58124699A JPS6017912A (ja) 1983-07-11 1983-07-11 半導体結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58124699A JPS6017912A (ja) 1983-07-11 1983-07-11 半導体結晶層の製造方法

Publications (1)

Publication Number Publication Date
JPS6017912A true JPS6017912A (ja) 1985-01-29

Family

ID=14891900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58124699A Pending JPS6017912A (ja) 1983-07-11 1983-07-11 半導体結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPS6017912A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256264A (ja) * 1988-12-23 1990-10-17 Matsushita Electric Ind Co Ltd 積層集積回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148342A (en) * 1981-03-11 1982-09-13 Toshiba Corp Recrystal method of semiconductor element
JPS5856407A (ja) * 1981-09-30 1983-04-04 Toshiba Corp シリコン単結晶膜の成長方法
JPS5893229A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体グラフオエピタキシ−素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57148342A (en) * 1981-03-11 1982-09-13 Toshiba Corp Recrystal method of semiconductor element
JPS5856407A (ja) * 1981-09-30 1983-04-04 Toshiba Corp シリコン単結晶膜の成長方法
JPS5893229A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体グラフオエピタキシ−素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02256264A (ja) * 1988-12-23 1990-10-17 Matsushita Electric Ind Co Ltd 積層集積回路

Similar Documents

Publication Publication Date Title
US4309224A (en) Method for manufacturing a semiconductor device
EP0036137B1 (en) Method for production of semiconductor devices
JPS59920A (ja) 半導体装置の製造方法
US3773566A (en) Method for fabricating semiconductor device having semiconductor circuit element in isolated semiconductor region
JPS63244776A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
JPS59155121A (ja) 半導体薄膜の製造方法
JPH04264724A (ja) 半導体基板の製造方法
JPH0719759B2 (ja) 半導体装置の製造方法
JPS628007B2 (ja)
JPS5885520A (ja) 半導体装置の製造方法
JPH02140916A (ja) 薄膜トランジスタの製造方法
JPH0536911A (ja) ３次元回路素子およびその製造方法
JP2511461B2 (ja) 半導体基板の製造方法
JPS58175844A (ja) 半導体装置の製造方法
JPH0635360B2 (ja) 単結晶窒化アルミニウム膜の作製方法
JPS59198765A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JPS6213818B2 (ja)
JPS61116821A (ja) 単結晶薄膜の形成方法
JPS60153114A (ja) 単結晶半導体層の形成方法
JPH0797556B2 (ja) Ｓｏｉ基板の製造方法
JPS6210033B2 (ja)
JPH0795535B2 (ja) 半導体装置の製造方法
JPS61166074A (ja) 絶縁ゲ−ト型トランジスタ及びその製造方法
JP3070090B2 (ja) 半導体装置の製造方法
JPH0588543B2 (ja)