JPS60183639A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はカウンタを内蔵するデータ処理装置に関する。

近年、ＬＳＩ技術の発達には目覚しいものがあり、高集
積化とともにその機能も高度化、多様化してきている。

特に、カウンタ、シリアルインタフェース、Ａ／［１コ
ンバータ等の周辺ハードウェア機能の多様化、多機能化
が目立っている。中でもカウンタ機能は制御対象から発
生されるパルスの周期及びパルス幅等を測定するのに適
した機能で、例えはモーターｑ回転数や回転速度の検出
及びこれらの制御には必要不可欠な機能でオリ、マイク
ロコンピュータチップの中に１イ張能として４４１積化
されている。一般に、マイクロコンピュータではパルス
の周期及びパルス幅等の測定のために、所定の計数用ク
ロックをカウントするカウンタ（以下、フリーランニン
グカラ／り（ＦｌもＣ）という）とカウントしたデータ
を一時的に保持するキャブチャレジスタ（以下％ＣＦ’
　７１’　枕という）とを含むカラ／りが用いられる。

このような構成のカウンタは被測定対象からパルス信号
が送られると、そのときのＦＲＣの計数状態を示す値１
ｃＰＴＲに格納しく以下、この動作をキャプチャすると
いう）。

次のパルス信号が入力されるまでＦＲＣの計数動作を続
行する。そして次のパルス信号が入力されるとＰＲＣの
その時の値をキャプチャする。ＣＰＴ几はその間以前に
キャプチャしたデータを保持する。

パルス幅及び周期をめるには、ＣＰＴ几に格納されてい
る前回のデータを一時的に他のレジスタに退避して、次
にＩｃの値がキャプチャされた時に前回キャプチャした
データとの差分をめればよい。

また、精度の高い制ａ＋ｔ−行おうとする場合には、ノ
イズに対する対策や最適制御ということを考慮に入れな
ければならない。このため、以前キャプチャしたデータ
から得られるパルス幅２周期等の情報と新しく得られた
情報とを比較することによね、ノイズによるキャプチャ
発生の有無や加速または減速の匿合いをめたり、あるい
は複数回のキャプチャしたデータから平均をめ、その結
果を用いて種々の制御を行うという手法が採用されてい
る。

（従来技術） 以下にカウンタを有する従来のデータ処理装置について
第１図に示すブロック図を参照して説明する。

マイクロコンピュータ１００は実行部１０１．プログラ
ムメモリ１０２．データメモリ１０３２割込み制御部１
０４及びカウンタ１０５を有し、？−れらは内部バス１
０６を介して相互に接続されている。

プログラムカウンタ（以下、ＰＣという）１０１−１、
プログラム・ステータス・ワード（以下％Ｐ８Ｗという
）１０１−２及び汎用レジスタセット１０１−３ｔ″有
する実行部１０１は、プログラムメモリ１０２から命令
コードを読み出して実行し、処理データヲデータメモリ
１０３に格納するウカウンタ１０５はＦＲＣ１０５−１
，キャプチャしたデータを保持するキャプチャ・レジス
タ１０５−２．キャプチャ指令線１０５−３及びキャプ
チャ終了信号出力線１０５−４を有する。ＦＲＣ１０５
−１はキャプチャ指令線１０５−３の信号がアクティブ
になると、そのときのＦ几０１０５−１の値をＣＰＴＲ
１０５−２に格納し、キャプチャ終了信号出力線１０５
−４に信号を出力して１回のキャプチャ動作が終了した
ことを割込み制御部１０４に通知する。これを受けて割
込み制御部１０４は割込み要求線１０４−１をアクティ
ブにして割込み要求発生を実行部１０１に通知し、それ
によ＃７実行部１０１はキャブチャ割込み処理を実行す
る。

ここで第２図のフローチャートを用いて割込みによるジ
−タンス処理手順を述べる。

本ソフトウェア処理ではキャプチャ指令線１０５−３に
入力された信号の時間間隔、すなわちパルス幅１周期等
の情報をキャプチャしたデータ間で減算を実行すること
Ｋよってめ、その減算結果をデータメモリ内の所定のア
ドレスに転送するという処理を行う。データメモリ１０
３にはキャプチャパラメータ退避領域１０３−１、およ
び演算結果格納領域１０３−２．ＰＣＩＯＩ−１、Ｐ８
Ｗ１０１−２、汎用レジスタセット１０１−３（以下、
これらをステータスという）を退避するスタック領域１
０３−３及び前回キャプチャした値を一時的に記憶する
キャプチャデータ格納領域１０３−４を設定する。

キャプチャパラメータ退避領域１０３−１には演算結果
格納領域１０３−２内のアドレスを指定するメモリ・ポ
インタ、及びキャプチャした回数を保持するキャプチャ
回数情報があらかじめ格納されている。

キャプチャ指令線１０５−３からの信号がアクティブに
なり、Ｆ几Ｃ１０５−１の値がＣＰＴＲ１０５−２に転
送されるとキャプチャ終了信号線１０５−４に信号が出
力されてキャプチャ割込みが発生する。第１図において
、実行部１０１はそれまでの処理内容を保持しておくた
めにステータスの内容を一時的にデータメモリ１０３内
のスタック領域１０３−３に退避する。その後、キャプ
チャパラメータ退避領域１０３−１からキャプチャ回数
情報及びメモリボイ／りを読み出す。次にＣＰＴＲ１０
５−２の値を読み出し、データメモリ１０３内のキャグ
チャデータ格納領域１０３−４から前回キャブチャした
ブーータを読み出し、ＣＰＴ几１０５−２の値からこの
仙を減算し、その結果をメモリボイノタの指定するアド
レスに転送する。

次に、今読み出したＣＰＴ）Ｉ、１０５−２の値全キャ
プチャデータ格納領域１０３−４に転送する。その後、
メモリボイ／りをインクリメントし、またキャブチャ回
数情報をデクリメノトして、キャプチャパラメータ退避
領域１０３−１に返却する。キャプチャ回数が所定の回
数に達した時、すなわち、デタリメノトシた値がＯにな
った時には、一連のキャブチャ動作による速度情報の収
集を完了したものとして、キャブチャ手順完了処理へ分
岐し、例えは平均化処理や加速あるいは減速の度合いを
める処理等を行う。まだ所定の回数が終了していない時
にはＰＣＩＯＩ−１、ＰＳＷＩＯＩ−２、汎用レジスタ
セット１０１−３Ｔｈスタック領域１０３−３から復帰
してキャブチャ割込みサービスを完了する。

以上述べた通り、従来のマイクロゴ／ピユータにおける
割込みによるソフトウェア処理では、割込み発生時に前
回のキャプチャデータをメモリから読み出して最新のキ
ャプチャデータとの減算を行い、それをデータメモリ内
に格納するという処理を行うが、これらの処理の他にＣ
ＰＵの割込み処理、ＰＣｌｏｌ−１、ＰＳＷＩＯＩ−２
，汎用レジスタセット１０１−３等のレジスタの退避及
び復帰、メインルーテノへの復帰、さらに個々の命令の
フェッチ、デコード等、相当のオーバーヘッドが伴う。

これらのオーバーヘットは全割込みサービスルーチンの
うち相当の割合を占めており、割込みの回叡が増える程
、ＣＰＵが本来のデータ処理を行う時間が減少し、ＣＰ
Ｕの処理能力が低下するという大きな欠点を有している
ことになり、精度の高い制御が要求さｆしる場合にはこ
の処理能力の低下は非常に大きな問題となる。

（発明の目的） したがって本発明の目的は上記のキャプチャデータの演
算及び演算結果の転送機能を命令実行制御のためのハー
ドウェアを有効に活用することによって、ソフトウェア
刊込み処理の介入によるＣ　Ｐ　Ｕの負担を軽減し、処
理能力の低下を最小限に抑えたデータ処理装置を提供す
ることである。

（発明の構成） 本発明は所定のクロックを計数する計数部と１計〈文部
の値を一時的に記憶する記憶部とを有し、計数部の値を
記憶部に記憶すると同時に処理要求を発生するカウンタ
と、プログラム及び各種データを記憶するグログラムメ
モリと、前記処理要求に姑づく第１の処理と前記グログ
ラムによる第２の処理とを選択的に実行する中央処理装
置を備えたデータ処理装置において、前記中央処理装置
は前記グログラムメモリ内の前記プログラムの実行にか
かわる前記第１の処理を中断し、その時の状態を保持し
たまま、前記記憶部に記憶したデータの演算及び転送処
理を行なうデータ処理制御手段全有し、前記カラ／りか
らの前記処理要求に応答して前記データ処理制御手段が
前記演算及び転送処理を実行す乙ようにして、割込み処
理に基づく前記第１の処理の開始時間を短縮したデータ
処理装置を提供するものである。

（発明の効果） 本発明ではカウンタからの処理要求（以下、１１０要求
という）の発生に対処するためのＣＰ’ＣＪの割込み処
理ルーチンが不要である。すなわち、Ｉ１０要求の発生
により自動的にキャブチャ・データの減算を実行してパ
ルス幅２周期等の情報をめその演算結果をメモリに転送
することができる（以下、前記減算及び転送処理をマク
ロ・サービスという）。

マクロ・サービスはカウント装置からのＩ１０要求が発
生すると、ＣＰＵの通常のプログラム実行を停止し、ｐ
ｃ　、ｐｓｗ　、汎用レジスタセット等のステータス情
報、及びデータをその位置に保持した状態で行なわれる
。マクロサービスはＣＰＵ自身が通常のプログラム実行
時の命令実行制御のために使うハードウェアの一部を有
効に活用して行われるので、マクロ・サービス用の特殊
なハードウェアを付加する必要はない。データ処理料ｄ
１手段がマクロ・サービスを終了すると、ＣＰＵは保持
していたステータス及びデータをそのま丑使って中断し
ていたグログラムの実行を再開続行する。このプログラ
ムの中断はソフトウェア上はオペレータに見えないため
、見かけ上プログラム処理の途中に自動的にマクロサー
ビスが挿入されたような形となる。このようにマクロサ
ービスはソフトウェア処理を伴うキャブチャ割込みの発
生回数を最小限におさえることができるので、ＣＰＵの
実行効率を向上させることができる。尚、所定の回数の
マクロサービスを終了すると、従来の割込み要求を発生
させてＣＰＵにマクロサービス終了を通知し、その後の
処理はプログラム実行によって行う。

（実施例） 第３図に本発明の一実施例を示し、図を用いて説明する
。カウント装置１０５はＦＲＣ１０５−１とＣＰＴＩＬ
１０５−２を有し、キャブチャ指令信号１０５−３によ
りＦ几Ｃ１０５−１の値をキャプチャすると、キャプチ
ャ終了信号１０５−４を出力する。カウントデータ処理
制御部５００は請求制御部２０５　、　Ｉ１０処理実行
要求線２０５−１．ｉ１０処理処理形態指定線２０５−
２　、及びＣＰ　Ｕ　５１０の動作を制御するＩ１０要
求受付は部２０６　を有する。またデータメモリ部１０
３は演算結果格納領域１０３−２　、ステータスを退避
させるスタック領域１０３−３を有し、ＣＰ　Ｕ　５１
０は次に実行するプログラムメモリ１０２のアドレスを
指すＰＣｌｏｌ−１、ＣＰＵ全体の動作状態を示すＰ　
８Ｗ　１０１−２．処理中のデータを保持する汎用レジ
スタセラ）　１０１−３　、　′ｊＡ、術論理演算機能
を持つ算術論理演算ユニット（以下、ＡＬＵという）２
０１．次に実行すべき命令を保持する命令レジスタ２０
２．命令レジスタ２０２　の内容を解読し各棹制（財）
信号を発生する命令デコーダ２０３．命令デコーダ２０
３の出力によりＣＰ　Ｕ　５１０全体の動作を制御する
実行制御部２０４　により構成されている。また、デー
タメモリ１０３の一部にはマクロサービスに必要となる
マクロサービスレジスタＩＷ　２０７　ｋ　設けている
。このマクロサービスレジスタ群２０７は、キャプチャ
レジスタのアドレス倉指定するポインタ（以下ｌ１０Ｐ
と記す）２０７−１．前回キャプチャしたデータを保持
するデータメモリのアドレスを指定するポインタ（以下
ＢＰと記す）２０７−２，２つのキャプチャ・データの
減算結果を格納する演算結果格納領域１０３−”２内の
アドレスを指定するメモリポインタ（以下ＭＰと記す）
２０７−３．キャプチャ回数全保持するターミナル・力
している。

このブロック図を診照して、以下にカウント・データ処
理におけるマクロサービスの動作について述べる。

カク／ト装［１０５は、キャプチャ指令線１０５−３か
らアクティブ信号が入力されると、そのときのＦｌ（、
Ｃ１０５−１の値をＣＰＴＲ１０５−２にキャプチャし
、キャプチャ終了信号１０５−４を出力する。Ｉ１０要
求制御部２０５はそれを受けて■１０要求受付は部２０
６に対するｆｆ１０処理要求線２０５−１をアクティブ
・レベルとし、同時にＩ１０処理処理形態指定線２０５
−２ｆｆ、／’イレレベとする。

Ｉ１０要求受付は部２０６はＩ１０処理要求糾２０５−
１がアクティブとなったときにＩ１０処理処理形態指定
線２０５−２が〕・イレベルであること全検出するとこ
の請求？マクロ・サービスにより処理するため命令レジ
スタ２０２にマクロ・サービスコードを設定する。実行
制御部２０４はＰＣＩＯＩ−１の更新を４禁止し、ＰＣ
ＩＯＩ−１，ＰＳＷｌｏｌ−２、汎用レジスタセット１
０１−３の値を保持したまま、以下に示す処理を開始す
る。

１ず請求制（財）部２０５は内部バス１０６上にマクロ
俳？−ビスレジスタ群２０７のアドレスを出力し、実行
制御部２０４がこのマクロ・サービスレジスタ群２０７
のアドレスを抗み込む。次に実行Ｉ１１御部２０４はマ
クロ・サービスレジスタ群２０７のｌ１０Ｐ２０７−１
で指定されるＣＰＴ几１０５−２からキャプチャ・デー
タを読み出す。次に実行制御部２ｏ４ｕマクロ・サービ
スレジスタ群２０７のＢＰ２０７−２で指定されるアド
レスのメモリからｎｉ１回キャグチャした値をん”Ｃみ
出し、前記ＣＰ　Ｔ　ｌ（の４？＋からこの前回キャプ
チャした値″ｌｒ、減算する。

この減算した結果をＭｉ−’２０７−３で指定されるデ
ータメモリ１０３中の演算結果格納領域１０３−２へ格
納し読み出しｒｔＣＰｉ’ｌ（，１０５−２の値ｉ　Ｂ
　Ｐ２Ｏ７−２で指定されるアドレスのメモリへ格納す
る。次にＴＣ２０７−４にデクリメントして１゛Ｃ２０
７−４へ格納し、演算結果を格納するアドレス紮指定す
るメモリボイックＭＰの値をイックリメントし、ＭＰ２
ｏ７−３へ格納する。以上一連の処理で一回のマクロ・
サービスにおけるキャプチャ・データのｆＥＷ及び転送
処理が終了するが、ＴＣ２０７−４の値が減算の結果Ｏ
Ｋなった時には一連のマクロ・サービスを完了したもの
とみなし、Ｉ１０要求制ＸＩ部２０５しよＩ１０処理実
行要求線２０５−１をｐ＋びアクティブにすると共に従
来の割込み要求全発生ずるためにＩ１０処理処理形態（
ｈ定線２０５−２をロウレベルとする。するとＩ１０要
求受付は部２０６は割込み処理プログラムを起動し、マ
クロ・サービスの実行によって得られた一連のデータを
平均化する等のソフトウェア処理を実行する。

（実施例の効果） 以上述べてきたように、本実施例ではキャプチャ終了に
伴うキャプチャ終了信号が発生した時に、マクロ・サー
ビスによって自動的にキャプチャ・データの減算及び転
送処理を行ない、従来のソフトウェア処理を伴う割込み
処理ルーチンでは不Ｆ＝Ｊ避であったＰＣｌｏｌ−１，
ＰＳＷＩＯＩ〜２．汎用レジスタセラ）　１０１−３の
退避・復帰処理２割込みプログラムへの分岐処理、命令
の読み出し、デコード等にＳ”くしていた時間會犬幅に
削減することが可能となり、Ｃ、Ｐ　Ｕの処理能力の低
下を極力抑えることができる。

上記のように、本発明に基づくデータ処理装置は画期的
なカウントデータ処理手段を提供するもので、応用性が
あり実用効果は極めて高いものである。

【図面の簡単な説明】

２１％１図は従来のカウント機能を内蔵したマイクロコ
ンピュータの例を示す簡単なブロック図、第２図は第１
図の割込ケ処理の７０・−チャート、第３図は本発明の
一実施例の詳細なブロック図である。 １、　ＯＯ・・・・・・マイクロコンピュータ、１０１
・・・・・・実行部、１０１−１・・・・・・グログラ
ムカラ／り（ＰＣ）、１０１−２・・・・・・グログラ
ム・ステータス・ワード（ＰＳ〜）、１０１−３・・川
・汎用レジスタセット、１ｏ２・・・・・・プログラム
メモリ、１０３・・・・・・データメモ１ハ１０３−１
・・・・・・キャプチャ・パラメータ退避領域、１０３
−２・・・・・・演算結果格納領域％　１０３−３・・
・・・・スタック領域、１０３−４・・・・・・キャブ
チャ・データ格納領域、１０４・・・・・・割込み制（
財）部、１０４−１・・・山ＷＩＪ込み委求線、１０５
・・・・・・カウント機能Ｓ　１０５−Ｉ・・・・・・
フリー・ランニング・カフ／り（ＦＲＣ）、　１０５−
２・・・・・・キャプチャ・レジスタ（ＣＰＴｆＬ）、
１０５−３・・・・・・キャプチャ指令線、１０５−４
・・・・・・キャプチャ終了信号出力線、１０６・・・
・・・内部バス、２０１・・・・・・算術論理演算ユニ
ット（ＡＬＵ）、２０２・・・・・・命令レジスタ、２
０３・・・・・・命令デコーダ、２０４・・・・・・実
行制菌部、２０５・・・・・・Ｉ１０要求制４１部、２
０５−１・・・・・・Ｉ１０処理要求線、２０５−２・
・・・−・Ｉ１０処理処理形態指定線、２０６・・・・
・・Ｉ１０要求受付は部、２０７・・・・・・マクロサ
ービスレジスタ群、２０７−１−−−−・−Ｉｌｏ　Ｐ
、２０７−２−・・・−ＢＰ、２０７−３・・・・・・
ＭＰ、２０７−４・・・・・・ＴＣ，５００・・・・・
・カウントデータ処理制例部％５１０・・・・・・中央
処理装置（ＣＰＵ）。

Claims (1)

【特許請求の範囲】
1. クロックを計数する計数部と計数部の値を一時的に記憶
   する記憶手段とを備えｊ処理要求を発生するカウンタと
   、グログラム及び各種データを記憶するメモリと、前記
   処理要求に基づく第１の処において、前記中央処理装置
   は前記第２の処理実行中の状態を保持したまま、前記記
   憶手段に記憶したデータの演算及び転送処理を行うカウ
   ントデータ処理側■１手段を有し、前記カラ／りが前記
   処理要求を発生したとき、これに応答して前記カウント
   データ処理制（財）手段が前記第１の処理を行うように
   したことを特徴とするデータ処理装置。