JPS601839A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS601839A JPS601839A JP11033683A JP11033683A JPS601839A JP S601839 A JPS601839 A JP S601839A JP 11033683 A JP11033683 A JP 11033683A JP 11033683 A JP11033683 A JP 11033683A JP S601839 A JPS601839 A JP S601839A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- evaluation
- circuit
- electrode
- rom4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路に関する。
集積回路の規模は年々増大し、それと共に機能も複雑化
して入力、出力の為に必要な電極の数も増える傾向にあ
る。
して入力、出力の為に必要な電極の数も増える傾向にあ
る。
しかし、ケースに実装する際にケースに接続して外部端
子として取り出せる電極の数は、ケース上の外部端子の
数と、チップ周辺部に配置された引き出し電極に引き出
し線を接続するいわゆるボンディング工程の精密さの程
度により制限がある。
子として取り出せる電極の数は、ケース上の外部端子の
数と、チップ周辺部に配置された引き出し電極に引き出
し線を接続するいわゆるボンディング工程の精密さの程
度により制限がある。
従って、外部の端子に接続できる引き出し電１極はでき
るだけ効果的に使用することが必要である。
るだけ効果的に使用することが必要である。
−万、集積回路の規模の増大や製造ブーセスの複雑化は
、集積回路の特性の分布の広がりを大きくした。また、
集積回路１チップ当りの価格も高くなっており、従来の
ようにある特性仕様を定めそれを満たすもののみを完動
品とし、他は不良品として捨てるのではなく、従来もメ
モリ等では一部行なわれているように性能により等級分
けしできるだけ多くのチップ金良品として生かす方法を
進めて行く必要が生じつつある。
、集積回路の特性の分布の広がりを大きくした。また、
集積回路１チップ当りの価格も高くなっており、従来の
ようにある特性仕様を定めそれを満たすもののみを完動
品とし、他は不良品として捨てるのではなく、従来もメ
モリ等では一部行なわれているように性能により等級分
けしできるだけ多くのチップ金良品として生かす方法を
進めて行く必要が生じつつある。
集積回路の大規模化に伴なうもう１つの大きな問題点は
、機能が複雑であるために評価に膨大な時間がかかると
いうことである。
、機能が複雑であるために評価に膨大な時間がかかると
いうことである。
以上の事より、今後集積回路に於ては回路の評価を高速
に行ない、その結課により良品、不良品の分類と良品内
部の等級分（すを行なう技術がますます重要になってく
るものと思われる。
に行ない、その結課により良品、不良品の分類と良品内
部の等級分（すを行なう技術がますます重要になってく
るものと思われる。
そのような技術として考えられるもののうちの２つは次
のものである。１つは本来の回路の他に、より評価の簡
単な評価用回路を搭載することである。第２の方法は本
来の回路を評価の時のみ評価しやすいように切り離した
り接続替えを行ったうえで評価する方法である。
のものである。１つは本来の回路の他に、より評価の簡
単な評価用回路を搭載することである。第２の方法は本
来の回路を評価の時のみ評価しやすいように切り離した
り接続替えを行ったうえで評価する方法である。
いずれの方法も、現在既に一部では用いられており、第
１の方法の例を第１図に示す。
１の方法の例を第１図に示す。
第１図に於て１は集積回路の１チンプであり、２はそれ
に搭載されている回路を示す。チップの角に３で示され
る評価用回路が含まれており、評価の一部はこの回路を
測定することで行なわれる。
に搭載されている回路を示す。チップの角に３で示され
る評価用回路が含まれており、評価の一部はこの回路を
測定することで行なわれる。
このような評価用回路として典型的なものは、トランジ
スタや抵抗パターンのような素子の単体でおる。
スタや抵抗パターンのような素子の単体でおる。
第１図に示す例に於ては、明らかに評価用回路を測定す
る為の電極が必要である。良品、不良品の判定のみであ
る場合、この電極はポンディングできる引き出し電極で
ある必要はない。この場合、個々のチップに切り離しを
していないウェーッ・−状態での評価の段階に於て、探
針により電極と接触をとり測定をし、不良品に対しては
インカーと呼ばれる装置により傷等の容易に識別できる
印をつげ、チップに切り離した後はその印の無いチップ
のみケースに実装すれば良い。従って、評価回路用の市
、極としては探針が接触できるものであれば良いので、
チップ周辺部にある必要はなく、またポンディングする
為の電極よりはるかに小さくて構わない。
る為の電極が必要である。良品、不良品の判定のみであ
る場合、この電極はポンディングできる引き出し電極で
ある必要はない。この場合、個々のチップに切り離しを
していないウェーッ・−状態での評価の段階に於て、探
針により電極と接触をとり測定をし、不良品に対しては
インカーと呼ばれる装置により傷等の容易に識別できる
印をつげ、チップに切り離した後はその印の無いチップ
のみケースに実装すれば良い。従って、評価回路用の市
、極としては探針が接触できるものであれば良いので、
チップ周辺部にある必要はなく、またポンディングする
為の電極よりはるかに小さくて構わない。
しかしながら、良品、不良品の別のみではなく良品にも
等級を設ζするようにする場合は第１図に示す例では次
のような問題がある。もし良品・不良品の区別のみをす
る場合のように評価用回路の電極を探針が接触できるだ
けの電極にするのであれば、評価とそれによる分類はウ
ェーハー状態の段階で行ないその結果をどこかに記録し
ておかな（すればならない。かつ、チップに切り離しケ
ースに実装した後に、その記録と各チップとを正しく対
応づける必要がある。この対応づけを正確に行なうため
に記録やチップの管理が煩雑なものになる。
等級を設ζするようにする場合は第１図に示す例では次
のような問題がある。もし良品・不良品の区別のみをす
る場合のように評価用回路の電極を探針が接触できるだ
けの電極にするのであれば、評価とそれによる分類はウ
ェーハー状態の段階で行ないその結果をどこかに記録し
ておかな（すればならない。かつ、チップに切り離しケ
ースに実装した後に、その記録と各チップとを正しく対
応づける必要がある。この対応づけを正確に行なうため
に記録やチップの管理が煩雑なものになる。
また、もし評価用回路の電極をポンディングできる引き
出し電極とするのであれは、ケースに実装した後に評価
できるので記録とチップとの対応づけに関する問題はな
くなるが、引き出し電極の効果的な使用という点で問題
がある。特に評価用回路の電極の数が多い場合、この問
題は決定的である。
出し電極とするのであれは、ケースに実装した後に評価
できるので記録とチップとの対応づけに関する問題はな
くなるが、引き出し電極の効果的な使用という点で問題
がある。特に評価用回路の電極の数が多い場合、この問
題は決定的である。
以上、本来の回路の他に評価用回路を別に搭載する場合
について説明したが、本来の回路の切り離しや接続替え
を行って評価する方法に於ても、もしその為に特別な電
極を必要とする場合は全く同じ問題が存在する。
について説明したが、本来の回路の切り離しや接続替え
を行って評価する方法に於ても、もしその為に特別な電
極を必要とする場合は全く同じ問題が存在する。
本発明は以上の点に鑑み、評価用に特別なＭ、極を必要
とする際にも、引き出し電極の効果的使用を大きく妨げ
ることがなく、かつケースに実装し７た後にそのチップ
の評価結果を読み取ることのできる新しい集積回路を提
供することを目的とする。
とする際にも、引き出し電極の効果的使用を大きく妨げ
ることがなく、かつケースに実装し７た後にそのチップ
の評価結果を読み取ることのできる新しい集積回路を提
供することを目的とする。
本発明によればケースに実装される際にケースに接続さ
れる１つ以上の第１種の引き出し電極と、ケースに接続
されない１つ以上の第２種の引き出し電極と、読み出し
に必要な全ての電極を前記第１種の引外出し電極のいず
れかに接続した電気的に書き込み可能なＲＯＭと、全て
の外部端子を前記第１種の引き出し電極か前記第２種の
引き出し電極のいずれかに接続した電気回路を具備し、
前記電気回路に接続された電極のいずれか１つ以上に特
性を測定するための電圧又は電流を印加した時に前記電
気回路に接続されたいずれか１つ以上の電極で測定され
る特性を前記ＲＯＭに書き込むことを特徴とする集積回
路が得られる。
れる１つ以上の第１種の引き出し電極と、ケースに接続
されない１つ以上の第２種の引き出し電極と、読み出し
に必要な全ての電極を前記第１種の引外出し電極のいず
れかに接続した電気的に書き込み可能なＲＯＭと、全て
の外部端子を前記第１種の引き出し電極か前記第２種の
引き出し電極のいずれかに接続した電気回路を具備し、
前記電気回路に接続された電極のいずれか１つ以上に特
性を測定するための電圧又は電流を印加した時に前記電
気回路に接続されたいずれか１つ以上の電極で測定され
る特性を前記ＲＯＭに書き込むことを特徴とする集積回
路が得られる。
以下、本発明を一実施例を示す第２図に従って説明する
。
。
第２図は第１図の従来例同様、本回路２の他に評価用回
路３を含む例である。評価用回路の電極は全て引き出し
電極ではなく、探針で接触することができるだけの電極
である。４は電気的に書き込み可能なＲＯＭであり、そ
の内容を読み出す為に必要な電極のみが引き出し電極と
なっている。
路３を含む例である。評価用回路の電極は全て引き出し
電極ではなく、探針で接触することができるだけの電極
である。４は電気的に書き込み可能なＲＯＭであり、そ
の内容を読み出す為に必要な電極のみが引き出し電極と
なっている。
評価用回路３の評価はウェーハー状態の段階で行なわれ
、その際に評価結果がＲＯＭ４の外部端子を通じてＲＯ
Ｍ４に電気的に書き込まれる。チップが切り離されてケ
ースに実装された後に評価結果がＲＯＭ４の電極のうち
引き出しＮ１極としなければならない電極は、リセット
信号を加える電極とデータを読み出す電極の最低２つで
良い。リセット信号用電極にリセット信号を加えた後に
一定の時間間隔でＲＯＭ４の内容が連続的にデータ読み
出し電極に現われる。ＲＯＭ４の内容が限定されている
場合この方法で充分であり、また内容が様々に変わる場
合も、内容の書き方に文法を定めて読み出したデータ列
を解釈する方法を与えることで問題無い。
、その際に評価結果がＲＯＭ４の外部端子を通じてＲＯ
Ｍ４に電気的に書き込まれる。チップが切り離されてケ
ースに実装された後に評価結果がＲＯＭ４の電極のうち
引き出しＮ１極としなければならない電極は、リセット
信号を加える電極とデータを読み出す電極の最低２つで
良い。リセット信号用電極にリセット信号を加えた後に
一定の時間間隔でＲＯＭ４の内容が連続的にデータ読み
出し電極に現われる。ＲＯＭ４の内容が限定されている
場合この方法で充分であり、また内容が様々に変わる場
合も、内容の書き方に文法を定めて読み出したデータ列
を解釈する方法を与えることで問題無い。
勿論ＲＯＭ ４に３つ以上の引き出し電極を割り当てて
も引き出し電極の効果的な使用という点で問題が無けれ
ば、その方がＲＯＭの読み出しは便利になる。
も引き出し電極の効果的な使用という点で問題が無けれ
ば、その方がＲＯＭの読み出しは便利になる。
以上述べた如く本発明によれば、ごく僅かの引き出し電
極を犠牲にするだけで、引き出し電極に接続されていな
い回路の評価結果をケースに実装した後に得ることがで
き、大規模な集積回路の評価のうえで大きな効果がある
。
極を犠牲にするだけで、引き出し電極に接続されていな
い回路の評価結果をケースに実装した後に得ることがで
き、大規模な集積回路の評価のうえで大きな効果がある
。
第１図は従来例を示す概略図。第２図は本発明の１実施
例を示す概略図。１は集積回路の１チツプである。２は
回路である。３は評価用回路である。４はＲＯＭである
。 Ｉ−□− 代理人弁理士 内 原 晋； オ １ 第２
例を示す概略図。１は集積回路の１チツプである。２は
回路である。３は評価用回路である。４はＲＯＭである
。 Ｉ−□− 代理人弁理士 内 原 晋； オ １ 第２
Claims (1)
- ケースに実装される除にケースに接続される１つ以上の
第１種の引き出し市、極と、ケースに接続されない１つ
以上の第２種の引き出し電極と、読み出しに必要な全て
の電極を前記第１種の引き出し電極のいずれかに接続し
た電気的に書き込み可能なリードオンリーメモリ（以下
ＲＯＭと称する）と、全ての外部端子を前記第１種の引
き出し電極か前記第２種の引き出し電極のいずれかに接
続した電気回路を具備し、前記電気回路に接続された電
極のいずれか１つ以上に特性を測定するための電圧又は
電流を印加した時に前記電気回路に接続されたいずれか
１つ以上の電、極で測定される特性を前記ＲＯＭに書き
込むことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11033683A JPS601839A (ja) | 1983-06-20 | 1983-06-20 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11033683A JPS601839A (ja) | 1983-06-20 | 1983-06-20 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS601839A true JPS601839A (ja) | 1985-01-08 |
Family
ID=14533165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11033683A Pending JPS601839A (ja) | 1983-06-20 | 1983-06-20 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS601839A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488084A (en) * | 1977-12-26 | 1979-07-12 | Fujitsu Ltd | Test method of semiconductor device |
| JPS57106158A (en) * | 1980-12-24 | 1982-07-01 | Toshiba Corp | Integrated circuit |
| JPS57207347A (en) * | 1981-06-16 | 1982-12-20 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5861639A (ja) * | 1981-10-08 | 1983-04-12 | Toshiba Corp | 半導体装置 |
-
1983
- 1983-06-20 JP JP11033683A patent/JPS601839A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5488084A (en) * | 1977-12-26 | 1979-07-12 | Fujitsu Ltd | Test method of semiconductor device |
| JPS57106158A (en) * | 1980-12-24 | 1982-07-01 | Toshiba Corp | Integrated circuit |
| JPS57207347A (en) * | 1981-06-16 | 1982-12-20 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5861639A (ja) * | 1981-10-08 | 1983-04-12 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3555859B2 (ja) | 半導体生産システム及び半導体装置の生産方法 | |
| KR100283030B1 (ko) | 반도체 장치의 레이 아웃 구조 | |
| US4219771A (en) | Four-quadrant, multiprobe-edge sensor for semiconductor wafer probing | |
| JPS6047745B2 (ja) | 半導体装置の試験方法 | |
| JPH0658925B2 (ja) | 集積回路試験装置 | |
| US5897193A (en) | Semiconductor wafer | |
| US7092212B2 (en) | Method for fabricating a thin film magnetic head and wafer structure | |
| WO1997024763A1 (en) | An integrated circuit package with internally readable permanent identification of device characteristics | |
| WO1997024763A9 (en) | An integrated circuit package with internally readable permanent identification of device characteristics | |
| JPS601839A (ja) | 集積回路 | |
| JPH0580824B2 (ja) | ||
| KR100396344B1 (ko) | 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법 | |
| JPH05335117A (ja) | チップネットワーク抵抗器 | |
| JPH0145979B2 (ja) | ||
| JPS61187354A (ja) | 半導体集積回路装置 | |
| JP2884780B2 (ja) | Ｔａｂ型半導体装置 | |
| JPS61263116A (ja) | 半導体装置 | |
| JPS61290734A (ja) | 半導体装置およびその製造方法 | |
| JPH03228345A (ja) | 半導体素子チップ及びその素子チップの検査方法 | |
| JPH04340239A (ja) | 半導体装置の組立方法 | |
| JPS62265731A (ja) | リ−ドフレ−ム | |
| JPH06104316A (ja) | フィルムキャリアテ−プ | |
| JPH0729950A (ja) | 半導体ウエハの温度特性の測定方法 | |
| JPH02134840A (ja) | 半導体装置 | |
| JPH0669298A (ja) | 集積回路の製造方法 |