JPS60185295A - 不揮発性ランダムアクセスメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は不揮発性ランダムアクセスメモリ装置に関し、
特に揮発性ダイナミックメモリセルとフローティングダ
ート回路素子とを組合せることにより構成された不揮発
性ランダムアクセスメモリ装置に関する。

技術の背景 最近、スタティック形ランダムアクセスメモリ装置にお
いて、揮発性メモリセルにフローティングゲート回路素
子を組合せることにより不揮発性メモリセルを作成し、
このような不揮発性メモリセルを用いて不揮発性メモリ
装置を構成することが行われている。このようなスタテ
ィックランダムアゲセスメモリ装置においては、各メモ
リセルの回路構成が複雑になり各メモリセルの大きさが
大きくなる傾向にある。このような傾向はメモリ装置の
信頼性および集積度の低下を招くので、回路構成の工夫
によって、その改善が望まれる。

従来技術と問題点 第１図には、従来形の不揮発性スタティックランダムア
クセスメモリ装置に用いられているメモリセルが示され
る。このメモリセルは、ＭＩＳ（金属−絶縁物一半導体
）トランジスタＱｘ＋（ｈ＋Ｑ３およびＱ４を具備する
揮発性のスタティックメモリセル部１、およびフローテ
ィングダートを有するＭＩＳ）ランジスタＱ６等を含む
不揮発性メモリセル部２によって構成される。このメモ
リセルは１ビツトのデータを記憶できる。不揮発性メモ
リセル部２はＭＩＳ　）ランジスタＱ６の他にＭＩＳト
ランジスタＱ５、トンネルキャパシタＴＣ，およびＴｅ
３、キャパシタモジュールＣＭ１、およびキャパシタＣ
１およびＣ２を具備する。ここに電極間に電圧を印加す
るとトンネル効果を生ずるキャパシタをトンネルキャパ
シタと言う。

第１図の回路において、スタティックメモリセル部１は
通常の揮発性スタティックランダムアクセスメモリ装置
に用いられているものと同じフリッゾフロッゾ形の構成
である。該スタティックメモリセル部１はノードＮ１お
よびＮ２に接続されたトランスファｒ−＋−用トランジ
スタを介してデータの書き込みおよび読み出しが行われ
る。不揮発性メモリセル部２においては、ＭＩＳトラン
ジスタＱ６のダートを含む回路が他の回路と切り離され
たフローティング状態となっている。このフローティン
グゲート回路に電子が注入されているか否かによってデ
ータを記憶することができる。従って、メモリ装置の電
源Ｖ。Ｃを遮断する前にスタティックメモリセル部のデ
ータを不揮発性メモリセル部２に転送しておき、電源ｖ
ｃｃの投入時に不揮発性メモリセル部２から逆にスタテ
ィックメモリセル部１にデータを転送する、すなわちリ
コールするような構成を用いることにより高速度の不揮
発性メモリ装置を実現することが可能になる。

例えば、スタティックメモリセル部１に所定のデータが
書き込まれており、ノードＮ、が低レベル（■８ｓ）、
ノードＮ２が高レベル（ＶＣＣ）テロるものとする。こ
の状態でスタティックメモリセル部１のデータを不揮発
性メモリセル部２に転送する場合は、制御用の電源Ｖ□
を通常、０■の状態から例えば２０ないし３０Ｖに引き
上げる。この時ノードＮｌが低レベルであるからトラン
ジスタＱ５はカットオフ状態となっておシ、キャパシタ
□ モジュールＣ彎１の電極Ｄ１が７０−ティング状態とな
っているから電源ｖＨＨの引き上げによって容量カップ
リングによシトランジスタＱ６のゲートが高電圧に引き
上げられる。キャパシタモジュールＣＭｌの電極Ｄ１と
Ｄ２の間の容量Ｃ（Ｄｌ。

Ｄ２　）および電極ＤｌとＤ３の間の容量Ｃ（Ｄｌ。

Ｄ３　）は共にトンネルキャパシタＴＣ１およびＴｅ３
の容量よシも充分大きくなっているため、トランジスタ
Ｑ６のダート電圧はほぼ電源■ＨＨに　−近い電圧まで
引き上げられる。これにより、トンネルキャパシタＴＣ
１の両端に高電圧が印加され、トンネル現象によって電
子が電源ｖｓ８からトランジスタＱ６のフローティング
ダート側に注入され、該フローティングダートに負電荷
が充電され該トランジスタＱ６がオフ状態になる。この
負電荷はメモリ装置の各電源ｖｃｃおよびＶ１１Ｈ？−
遮断した後も長期間保持され、データの不揮発的な記憶
が行われる。

スぞティックメモリセル部１のノードＮｌが高レベル、
ノードＮ２が低レベルである場合は、トランジスタＱ５
がオン状態となるから、電源ｖＩ（Ｈを例えば２０ない
し３０Ｖに引上げた時にもキャパシタモジュールＣＭ１
のｔ　極Ｄ１は低レベルに維持される。これにより、ト
ンネルキャパシタＴＣ２の両端に高電圧がかがυ、トン
ネル現象によって電子がトランジスタＱ６のフローティ
ングゲート側から電源ｖＨＨ側に引き抜かれ、該フロー
ティングゲートに正電荷が充電される。

次に、例えば電源投入時等に、不揮発性メモリセル部２
のデータを揮発性メモリセル部１に転送する場合の動作
を説明する。まず、電源ｖｃｃおよび■ＨＨが共に例え
ばＯＶ　（＝−Ｖｓｓ）の状態から電源Ｖ。Ｃのみを例
えば５■に上昇させる。このとき、もしトランジスタＱ
６のフローティングゲートに電子が蓄積されておればト
ランジスタＱ６がカットオフ状態となっておりキャパシ
タＣ２とノードＮ２の間は遮断されている。ノードＮ１
はキャパシタＣ１と接続されているため、電源ｖｃｃの
引き上げによって負荷容量の大きいノーＰＮｌ側が低レ
ベル、ノードＮｚ側が高レベルとなるよう揮発性メモリ
セル部１の７リツプフロツノ回路がセットされる。逆に
、もしトランジスタＱ６のフローティングゲートから電
子が抜きとられておシ、該フローティングゲートに正電
荷が充電されておれば、該トランジスタＱ６がオン状態
とされ、ノードＮ２とキャパシタＣ２とが接続されてい
る。キャパシタＣ２の容量はキャパシタＣ１の容量より
も充分太きいから、電源■ＣＣの引き上げによってノー
ドＮ２が低レベル、ノードＮｌが高レベルになるよう揮
発性メモリセル部１のフリッノフロッゾ回路がセットさ
れる。このようにして、トランジスタＱ６のフローティ
ングゲートの電荷に応じたデータが揮発性メモリセル部
１にセットてれ、第１図の回路を用いることにより不揮
発性のメモリ装置を構成する。

しかしながら、前述の従来形の装置においては、揮発性
メモリセル部としてスタティック形の７リップフロツノ
回路が用いられており、トンネル現象・やシタの数も２
個を必要とし回路要素の数も多くなって、装置の高集積
化および歩留りの向上に必ずしも適当でないという問題
点があった。

発明の目的 本発明の目的は、前述の従来形における問題点にかんが
み、揮発性のダイナミックランダムアクセスメモリセル
に不揮発性メモリセル部を付加するという構想に基づき
、メモリ装置における回路要素の数を減少し、トンネル
キャパシタの数を１個としメモリ装置の高集積化および
歩留りの向上を実現することにある。

発明の構成 本発明においては、揮発性メモリセル部と、該揮発性メ
モリセル部の記憶情報を待避させるための不揮発性メモ
リセル部とが対になって１つのメモリセルが構成され、
前記揮発性メモリセル部は、記憶すべき情報に応じた電
荷量を蓄積するキャパシタ部と、該キャパシタ部の情報
をビット線へ転送するだめの第１のトランジスタと、該
キャ／Ｐシメ部へダートが接続され、該キャ・臂シタ部
に記憶された情報に応じてオン、オフする第２のトラン
ジスタとを有し、前記不揮発性メモリセル部は１ゲート
が７０−ティング状態にある第３のトランジスタと、前
記揮発性メモリセル部の情報を前記不揮発性メモリセル
部へ書込むときに一方の電極に書込み用電圧が印加され
る第１、第２のキャノ４シタと、電極間でトンネル効果
を生じ、かつ前記第３のトランジスタのダートと、該第
１のキャパシタの他方の電極との間に接続された第３の
キャパシタと、該第２のキヤ・ぐシタの他方のｉｎ及び
前記第２のトランジスタにダートが接続され　該第２の
トランジスタのオン、オフに応じて前記第１、第３のキ
ャノ々シタの共通接続点の電位を変えるだめの第４のト
ランジスタと、前記第３のトランジスタと前記キャパシ
タ部との間に接続され、前記不揮発性メモリセル部の情
報を前記揮発性メモリセル部ヘリコールするときに導通
せしめられる第５のトランジスタとを具備することを特
徴とする不揮発性ランダムアクセスメモリ装置が提供さ
れる。

発明の実施例 本発明の一実施例としての不揮発性ランダムアクセスメ
モリ装置に用いられるメモリセルが第２図に示きれる。

このメモリセルは揮発性ダイナミックメモリセル３およ
び不揮発性メモリセル部５を具備する。揮発性ダイナミ
ックメモリセル３は第１のトランジスタＱｌｌおよび第
２のトランジスタＱｃから構成される。トランジスタＱ
ｃのダート容量がこのセルのキャパシタ部を構成し、揮
発性ダイナミックメモリセル３のデータを蓄積する。

キャパシタ部としては破線で示されるように別に専用の
キヤ・やシタを設けてもよい。トランジスタ（ｈｔのド
レインはビットラインＢＬに接続され、ソースはトラン
ジスタＱｃ　のダートへ接続される。

トランジスタＱｌｌのダートにはワードラインＷＬが接
続される。トランジスタＱｃのソースは電源ｖｓｓ（通
常□ｖ）へ接続される。トランジスタＱｌｌのソースと
トランジスタＱｃのダートとの接続点をノードＮｉｌと
する。

不揮発性メモリセル部５は第３のトランジスタＱ＋２、
第４のトランジスタＱ２１％第５のトランジスタＱ１３
、第１のキャパシタＣｚｘｓ第３のキャパシタとしての
トンネルキャパシタＴＣ２１、およびキャパシタモジュ
ールＣＭ２１を具備する。キャパシタモジュールＣＭ２
１は３つの電極Ｄ２１、Ｄ２２およびＤ２３を有し、電
極Ｄ２１とＤ２２の間の静電容量が第２のキャパシタと
して用いられる。電極Ｄ２１とＤ２３の間にも静電容量
が存在する。トランジスタＱ１２のドレインは電源ｖｃ
ｃ（通常＋５ｖ）へ接続爆れ、ソースはトランジスタＱ
１３のドレインへ接続され、この接続点をノードＮ１３
とする。このトランジスタＱ１２のドレインへ接続きれ
る電圧は電源■。０のような固定電源でなくてもよく、
リコールの時だけｖｃｃのレベルに上昇するものであれ
ばよい。

トランジスタＱ１３のソースは揮発性メモリセルのノー
ドＮｉｌへ接続される。キャパシタＣ２１の一方の端子
には書き込み用高電圧ｖＨＨが印加される。

キャパシタＣ２１の他方の端子はトンネルキャパシタ’
ｒｅ、ｌの一方の電極と接続烙れ、この接続点をノード
Ｎ２１とする。キャパシタモジュールＣＭ２゜に含まれ
るキャパシタおよびキャパシタＣ２１の静電容量はトン
ネル効果・ギシタＴＣ２１の静電容量に比べて充分大き
く選択されている。キャパシタモジュールＣＭ２１の電
極Ｄ２１はトランジスタＱｃ　のドレインおよびトラン
ジスタＱ２１のダートに接続され、この接続点をノード
Ｎ１２とする。キャパシタ部・ジュールＣＭ２１の電極
Ｄ２□は高電圧ｖ１１Ｈへ接続され、電極Ｄ２３はトン
ネルキャパシタＴＣ２１の他方の電極およびトランジス
タＱ１２のダートに接続され、この接続点をノードＮ２
２とする。トランジスタＱ２１のドレインはノードＮ２
１に接続され、ソースは電源■８ｓ（通常Ｑ　Ｖ　）へ
接続される。トランジスタＱ１３のダートにはリコール
（ＲＣ）信号が供給される。

次に本実施例のメモリセルについてその動作を説明する
。揮発性ダイナミックメモリセル３はノードＮｉｌに電
荷を蓄積することによって１ビツトの記憶をする。まず
揮発性ダイナミックメモリセル３の記憶内容を不揮発性
メモリセル部５へ転送する場合について述べる。ワード
ラインが低レベルであるとトランジスタＱｌｌはカット
オフである。

ノードＮｉｌに電荷が蓄積されていて高レベルの場合に
は、トランジスタＱｃはオン（導通）状態となりノード
Ｎ１２は低レベルとなる。トランジスタＱ２１はカット
オフ状態となり、ノードＮ２１はフローティング状態と
なる。高電圧Ｖ□をＯｖから２５Ｖに上昇させると、フ
ローティングゲート（ノードＮ２ｚ）ｉｊ：キャパシタ
モジュールＣＭ２、のＮ　極Ｄ　２□と電極Ｉ）ｚａの
間の静電容量の結合により、低レベル（数ボルト）とな
り、ノードＮ２１はキャパシタＣ２１により、およそ２
２Ｖとなる。このようにして、トンネルキャパシタ’ｒ
ｅ２１の両極間には２０Ｖ程度の電位差が生ずる。トン
ネルキャパシタの両極間の絶縁層の厚さは約１５０オン
グストロームであるから、この絶縁層には１０ＭＶ／ｃ
ｍ以上の電界が印加されることにな、？）ンネル効果を
生ずる。トンネル効果により、電子がノードＮ２２から
ノードＮ２１へと注入され、高電圧ＶＢＨが除かれると
ノードＮ２２は正電荷で充電される。

ノードＮｉｌが低レベルの場合には、トランジスタＱ、
がカットオフ状態となシ、ノードＮ１２はフローティン
グの状態となる。ここで高電位Ｖ□を０から２５Ｖに上
昇させると、ノードＮ１２はキャパシタモジュールＣＭ
２１の電極Ｄ２１と電極Ｄ２２の間の静電容量の結合に
よって、およそ２２Ｖとなる。

従ってトランジスタｑｚｉはオン状態となり、ノー電容
量による結合で７０−ティングダート（ノードＮ２２）
はおよそ２０Ｖとなる。これによりトンネルキャパシタ
’ｒｃ２１の両極には２０Ｖ程度の電位差が印加され、
トンネル効果により電子がノードＮ２１からノードＮ２
２へと注入され、高電圧”ＨＨが除かれるとノードＮ２
２は負電荷で充電される。

このように充電された正または負の電荷は電源が遮断さ
れても長期間保持式れ、不揮発性メモリに用いることが
できる。

不揮発性メモリセル部５から記憶内容を揮発性メモリセ
ルへ転送する場合は次のように行われる。

リコール信号が高レベルとなってトランジスタＱｓｓの
ゲートに加えられるとトランジスタＱｒａはオン状態と
なる。ノードＮ２２に正電荷が蓄積されている場合には
、トランジスタＱ１２もオン状態となり、電源ｖｃｃか
らノードＮｉｌへ電流が通電され、トランジスタＱ。に
よシ形成されるキャパシタを充電する。ノードＮ２２に
負電荷が蓄積されている時は、トランジスタＱ１２がカ
ットオフ状態のためノードＮｉｌには通電されず、トラ
ンジスタＱ。には充電きれない。リコールの場合は揮発
性メモリセル３の内容ははじめすべて低レベル、ワード
ラインＷＬもすべて低レベルとして行う。

本実施例の変形例のメモリセルの回路図が第３図に示さ
れる。この回路は第２図の回路におけるノードＮ１２と
トランジスタＱｃの間にトランジスタＱ２２を設け、そ
のダートに電源ｖｃｏを加えるようにしたものである。

ダートに加える電圧は固定電圧でなく揮発性ダイナミッ
クメモリセルから不揮発性メモリセルヘデータを転送す
る時のみｖｃｃレベルになる信号であればよい。このよ
うにすればトランジスタＱ２２によレトランジスタＱｃ
のドレインに印加される電圧が制限され、トランジスタ
Ｑ。

のゲート回路へ与えるドレインの電圧の影響を少なくす
ることができ、ダイナミックメモリセルへ対する悪影響
（誤動作の可能性）を減少することができる。トランジ
スタＱ２２によりトランジスタＱ０のドレイン電圧はＶ
ＣＣ−Ｖｔ）ｉに抑えられる◇発明の効果 本発明によれば、メモリ装置における回路要素の数を減
少し、またトンネルキャパシタの数を１個とすることが
できセルザイズを小さくでき、メモリ装置の高集積化と
歩留シの向上を実現することができる。

【図面の簡単な説明】 第１図は従来形の不揮発性スタティックランダムアクセ
スメモリ装置に用いられるメモリセルの回路図１第２図
は本発明の一実施例としての不揮発性ランダムアクセス
メモリ装置に用いられるメモリセルの回路図、および第
３図は本発明の実施例の変形を示すメモリセルの回路図
である、。 １・・・揮発性スタティックメモリセル部、２・・・不
ｍＪＲｆＥメモリセル部、３・・・揮発性ダイナミック
メモリセル、５・・・不揮発性メモリセルｓ、ｃｌｌ　
ｃ２１Ｃ２１・・・キャパシタ、ＣＭＩ　＋　０Ｍ２１
・・・キャパシタモジュール、Ｑｌ　ｌＱ２　ｒＱｓ　
ｌＱ４　＃Ｑ５　ｒＱｓ　＋Ｑｌｌ　ｒ　Ｑｌ２　ｒ　
Ｑｌ３　ｒ　Ｑ２１　＋　Ｑ’２２　ｒ　Ｑｃ　・”　
ＭＩＳ　）ランジスタ、ＴＣ１＋　’ｒｃ２．　’ｒｃ
２□・・・トンネルキャパシタ。 特許出願人 富士通株式会社 特許出願代理人 弁理士　青　木　朗 弁理士　西　舘　和　之 弁理士　内　１）幸　男 弁理士　山　口　昭　之 ；帛１ｉ＋ＴｈＶ 第２回 第３０

Claims (1)

1. 【特許請求の範囲】 １、揮発性メモリセル部と、該揮発性メモリセル部の記
   憶情報を待避させるための不揮発性メモリセル部とが対
   になって１つのメモリセルが構成され、前記揮発性メモ
   リセル部は、記憶すべき情報に応じた電荷量を蓄積する
   キャパシタ部と、該キャパシタ部の情報をビット線へ転
   送するだめの第１のトランジスタと、該キャパシタ部へ
   ダートが接続され、該キャパシタ部に記憶された情報に
   応じてオン、オフする第２のトランジスタとを有し、前
   記不揮発性メモリセル部は、ダートがフローティング状
   態にある第３のトランジスタと、前記揮発性メモリセル
   部の情報を前記不揮発性メモリセル部へ書込むときに一
   方の電極に書込み用電圧が印加袋れる第１、第２のキヤ
   ／ぐシタと、電極、間でトンネル効果を生ｉじ、かつ前
   記第３のトランジスタのダートと、該第１のキャパシタ
   の他方の電極との間に接続された第３のキャパシタと、
   該第２のキャパシタの他方の電極及び前記第２のトラン
   ジスタにダートが接続され、該第２のトランジスタのオ
   ン、オフに応じて前記第１、第３のキャパシタの共通接
   続点の電位を変えるための第４のトランジスタと、前記
   第３のトランジスタと前記キャパシタ部との間に接続さ
   れ、前記不揮発性メモリセル部の情報を前記揮発性メモ
   リセル部ヘリコールするときに導通せしめられる第５の
   トランジスタとを具備することを特徴とする不揮発性ラ
   ンダムアクセスメモリ装置。 ２、該キャパシタ部を第２のトランジスタのダート容量
   で構成した特許請求の範囲第１項に記載の不揮発性ラン
   ダムアクセスメモリ装置。