JPS60186022A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60186022A JPS60186022A JP60015398A JP1539885A JPS60186022A JP S60186022 A JPS60186022 A JP S60186022A JP 60015398 A JP60015398 A JP 60015398A JP 1539885 A JP1539885 A JP 1539885A JP S60186022 A JPS60186022 A JP S60186022A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- pattern
- agent
- foaming agent
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、その目的とする
ところは半導体集積回路製造の特に電極の微細加工にお
いて、所定のパターンを形成したい薄膜の厚さが厚い場
合でも、容易に電極・；ターン形成を行なうことができ
る半導体装置の製造方法を提供することにある。
ところは半導体集積回路製造の特に電極の微細加工にお
いて、所定のパターンを形成したい薄膜の厚さが厚い場
合でも、容易に電極・；ターン形成を行なうことができ
る半導体装置の製造方法を提供することにある。
従来の半導体集積回路製造における電極の特に微細加Ｔ
ｌにおいては工程の簡略化からも従来のホトレジストを
用いたリフト・オフ法によりＡＱノくターンを形成する
ことが多い。これは普通ポジ形ホトレジストが使用され
るが、その工程は第１図−に示すように、基板１の表面
２にホトレジスト３を〔− 塗布し〔第１図（ａ）〕、次に所定のホトレジスト・ぐ
ターン４を形成し〔第１図（ｂ）〕、ＡＱ ５を蒸着す
る〔第１図（Ｃ）〕。次に上記ホトレジストパターン４
をレジスト剥ＩＩＩ液（例えばＪ−１００等）により除
去し、所定のＡ９パターン６を得る〔第１図（ｄ）〕。
ｌにおいては工程の簡略化からも従来のホトレジストを
用いたリフト・オフ法によりＡＱノくターンを形成する
ことが多い。これは普通ポジ形ホトレジストが使用され
るが、その工程は第１図−に示すように、基板１の表面
２にホトレジスト３を〔− 塗布し〔第１図（ａ）〕、次に所定のホトレジスト・ぐ
ターン４を形成し〔第１図（ｂ）〕、ＡＱ ５を蒸着す
る〔第１図（Ｃ）〕。次に上記ホトレジストパターン４
をレジスト剥ＩＩＩ液（例えばＪ−１００等）により除
去し、所定のＡ９パターン６を得る〔第１図（ｄ）〕。
しかるに、上記のようなリフト・オフ法においては、Ａ
Ｒｔｓを蒸着した際、ホトレジストパターン４の側面部
にはへρ膜が薄くしか蒸着されず、ピンホールが非常に
多く存在する状態であることが必要である。その理由は
、Ａ９膜蒸着後、ＡＲ配配線ハタノン形成するために上
記ホトレジストパターンをレジスト剥離液により除去す
るが、この場合干、記ピンホールを通じて、レジスト剥
ｔｌｌｌｆ液７５： ホｌ□ Ｖ ’／スト内に浸透す
ることにより、レジスト除去が行なわれるためである。
Ｒｔｓを蒸着した際、ホトレジストパターン４の側面部
にはへρ膜が薄くしか蒸着されず、ピンホールが非常に
多く存在する状態であることが必要である。その理由は
、Ａ９膜蒸着後、ＡＲ配配線ハタノン形成するために上
記ホトレジストパターンをレジスト剥離液により除去す
るが、この場合干、記ピンホールを通じて、レジスト剥
ｔｌｌｌｆ液７５： ホｌ□ Ｖ ’／スト内に浸透す
ることにより、レジスト除去が行なわれるためである。
またそれと同時に、ホトレノス）・パターン４Ｊ−１の
ｌ’膜も１余去すれることによりＡＮ配線パターンを形
成する方法であるためである。
ｌ’膜も１余去すれることによりＡＮ配線パターンを形
成する方法であるためである。
以にのようなことにより、蒸着するＡ１！膜６の膜厚と
ホトレジスト３の膜厚の比が１５くらいにおいては、非
常に良好なＡＩ！配線パターンを形成すること力面」能
であるが、Ｊ−記Ａｐ膜５の膜厚とホトレジストの膜厚
の比が１＝３くらいになり、ホトレジストパターン４の
側面部においテモ、＃膜がたとえ（弓：３０００人以１
１に厚くなると、ＡＲＲ線パターンを形成することが困
難になる。
ホトレジスト３の膜厚の比が１５くらいにおいては、非
常に良好なＡＩ！配線パターンを形成すること力面」能
であるが、Ｊ−記Ａｐ膜５の膜厚とホトレジストの膜厚
の比が１＝３くらいになり、ホトレジストパターン４の
側面部においテモ、＃膜がたとえ（弓：３０００人以１
１に厚くなると、ＡＲＲ線パターンを形成することが困
難になる。
なお、従来の）１４導体集積回路においては、表面に１
．ｏ１１ｍ程度の段差を有するために、ＡＮの膜ｌＩｆ
力會Ｗいと、段差部分において、ＡＩ配線パターンが断
線をおこし、歩留りをＦげるため、配線用のＡＩ！の膜
厚は１．○μｍ以」二が必要である。ゆえに従来のホト
レジストを用いだリフト・オフ法では、工程の簡略化は
できるが膜厚の厚い微細パターンの形成歩留りは非常に
低かった。
．ｏ１１ｍ程度の段差を有するために、ＡＮの膜ｌＩｆ
力會Ｗいと、段差部分において、ＡＩ配線パターンが断
線をおこし、歩留りをＦげるため、配線用のＡＩ！の膜
厚は１．○μｍ以」二が必要である。ゆえに従来のホト
レジストを用いだリフト・オフ法では、工程の簡略化は
できるが膜厚の厚い微細パターンの形成歩留りは非常に
低かった。
本発明はこのような問題に鑑み、比較的膜厚の厚いパタ
ーンの形成を歩留り良くかつＩ Ｐｉ！を複剋１化する
ことなく可能とするものであり、寸ず発泡剤入りの感光
性樹脂を用いることを特徴Ｊするものである。
ーンの形成を歩留り良くかつＩ Ｐｉ！を複剋１化する
ことなく可能とするものであり、寸ず発泡剤入りの感光
性樹脂を用いることを特徴Ｊするものである。
本発明の半導体装置の製造方法に用いる感：／Ｃ（ｊｆ
−樹脂は、たとえば従来のホトレジスト（例えばボジレ
ジス）ＡＺＩ ３５０Ｊ等）中に発泡剤（例えばギ酸ア
ンモニウム、蓚酸、蓚酸アンモニウム。
−樹脂は、たとえば従来のホトレジスト（例えばボジレ
ジス）ＡＺＩ ３５０Ｊ等）中に発泡剤（例えばギ酸ア
ンモニウム、蓚酸、蓚酸アンモニウム。
炭酸アンモニウム等を明放あるいは複数混合したもの）
を２〜１０係混入したものである。
を２〜１０係混入したものである。
以下、本発明の一実施例における１く導体装部の製造方
法について第２図Ｆ、ｊ〜（ｆ）とともに説明する。
法について第２図Ｆ、ｊ〜（ｆ）とともに説明する。
ただしこの実施例においては、保護膜と１７で従来のホ
トレジスト、形成する薄膜としてＡｐを用いた。
トレジスト、形成する薄膜としてＡｐを用いた。
第２図において手導体基板３１の表面３２に従来のホト
レジスト３３を塗布し〔第２図（ａ）〕、次に従来のホ
トレジスト３３」二に、発泡剤入りのホトレジスト３４
を塗布したのち〔第２図（ｂ）〕、所定の場所に発泡剤
入りのホトレジストパターン３５及び従来のホトレジス
トパターン３６を形成し〔第２図（Ｃ）〕、八へ膜３７
を１．ｏ ｔｔｍ （らい蒸着するる〔第２図（ｄ）〕
。本本実側では、従来のホトレジストの膜厚は１．５μ
ｍ１発泡剤入りのホトレジストの膜厚は０６μｍとした
。
レジスト３３を塗布し〔第２図（ａ）〕、次に従来のホ
トレジスト３３」二に、発泡剤入りのホトレジスト３４
を塗布したのち〔第２図（ｂ）〕、所定の場所に発泡剤
入りのホトレジストパターン３５及び従来のホトレジス
トパターン３６を形成し〔第２図（Ｃ）〕、八へ膜３７
を１．ｏ ｔｔｍ （らい蒸着するる〔第２図（ｄ）〕
。本本実側では、従来のホトレジストの膜厚は１．５μ
ｍ１発泡剤入りのホトレジストの膜厚は０６μｍとした
。
次に−に記基板３１を１５０℃〜２００℃で熱処理を施
すと、１−記発泡剤入りのホトレジストパターン３６中
の発泡剤が ギ酸アンモニウムの場合 熱 ＮＨ４ＣｏＯＨ→ ＣＯ↑十ＮＨ４↑＋Ｈ２゜蓚酸の場
合 熱 （Ｃ０ＯＨ）２ →ＣＯ２↑＋Ｈ２Ｏ−１−Ｃｏ↑蓚酸
アンモニウムの場合 熱 （ＣＯＯＮＨ４）２→２ＮＨ３↑＋ｃｏ２↑」−ｃｏ↑
＋Ｈ２０ 炭酸アンモニウムノ場合 熱 （ＮＨ４）２ｃｏ３→２ＮＨ３↑」−Ｈ２Ｏ−１−ｃｏ
２↑の反応によりガスが発生して発泡し、上記発泡剤入
りホトレジスト３６が１膨張する〔第２図１（ｅ） ）
。
すと、１−記発泡剤入りのホトレジストパターン３６中
の発泡剤が ギ酸アンモニウムの場合 熱 ＮＨ４ＣｏＯＨ→ ＣＯ↑十ＮＨ４↑＋Ｈ２゜蓚酸の場
合 熱 （Ｃ０ＯＨ）２ →ＣＯ２↑＋Ｈ２Ｏ−１−Ｃｏ↑蓚酸
アンモニウムの場合 熱 （ＣＯＯＮＨ４）２→２ＮＨ３↑＋ｃｏ２↑」−ｃｏ↑
＋Ｈ２０ 炭酸アンモニウムノ場合 熱 （ＮＨ４）２ｃｏ３→２ＮＨ３↑」−Ｈ２Ｏ−１−ｃｏ
２↑の反応によりガスが発生して発泡し、上記発泡剤入
りホトレジスト３６が１膨張する〔第２図１（ｅ） ）
。
その時に膨張した発泡剤入りのホトレジストパターン３
８の周辺部分のへ！膜３９を引き伸ばし、」−２周辺部
分のＡＲ膜３９を断線あるいは非常に薄くシ、ピンポー
ルが非常に多い状態とするだめ、膨張した発泡剤入りの
ホトレジストパターン３８及びホトレジストパターン３
６の除去が、レジスト剥離液により容易に行なわれ、所
定のＡＲパターン４０を形成することができる〔第２図
（ｆ）〕。
８の周辺部分のへ！膜３９を引き伸ばし、」−２周辺部
分のＡＲ膜３９を断線あるいは非常に薄くシ、ピンポー
ルが非常に多い状態とするだめ、膨張した発泡剤入りの
ホトレジストパターン３８及びホトレジストパターン３
６の除去が、レジスト剥離液により容易に行なわれ、所
定のＡＲパターン４０を形成することができる〔第２図
（ｆ）〕。
以上の実施例ではＡｐ膜の電極パターン形成のみについ
て説明したが、導体以外に３００℃以［・の低温で被着
される半導体、絶縁物についても１ｌ−７１様の好結果
を得ることができる。
て説明したが、導体以外に３００℃以［・の低温で被着
される半導体、絶縁物についても１ｌ−７１様の好結果
を得ることができる。
以上の説明から明らかなように、イに発明の）１′導体
装置の製造方法によれば、 （１） リフト・オフ法を採用するため工程が簡略化さ
れる。
装置の製造方法によれば、 （１） リフト・オフ法を採用するため工程が簡略化さ
れる。
（２）蒸看膜厚が１〜２．１１程度の厚さでも微細加１
．が容易である。
．が容易である。
（３）半導体集積回路の製造歩留りを大ｒｌｊに向上さ
せることが可能となる。
せることが可能となる。
笠の効果を奏し、半導体装置の製造に大きく寄与するも
のである。
のである。
第１図（ａ）〜（ｄｌは従来のホトレジストを用いたリ
フト・オフ法の上程図、第２図（ａ）〜（ｆ）は発泡剤
入りの感光性樹脂を用いた本発明の一実施例における；
＋’ 導体装置の製造方法の工程図である。 ３１−・ 半導体基板、３３・・・ホトレジスト、３４
・・発泡剤入りのホトレジスト、３６・−・・・発１
（＝Ｕ剤入りのホトレジストパターン、３７・・・・・
ＡＲ膜、３８・−・・・膨張した発泡剤入りのホトレジ
ストパターン。
フト・オフ法の上程図、第２図（ａ）〜（ｆ）は発泡剤
入りの感光性樹脂を用いた本発明の一実施例における；
＋’ 導体装置の製造方法の工程図である。 ３１−・ 半導体基板、３３・・・ホトレジスト、３４
・・発泡剤入りのホトレジスト、３６・−・・・発１
（＝Ｕ剤入りのホトレジストパターン、３７・・・・・
ＡＲ膜、３８・−・・・膨張した発泡剤入りのホトレジ
ストパターン。
Claims (2)
- （１）半導体基板上に第１の薄膜を形成し、この第１の
ン専膜トに発泡剤を混入した感光性樹脂を塗布する第１
の工程と、前記発泡剤入りの感光性樹脂及び第１の薄膜
を選択的に除去する第２の工程と、前記半導体基板トに
第２の薄膜を形成する第３の工程と、半導体基板上に第
２の薄膜を形成した後、前記発泡剤入りの感光性樹脂を
膨張させて発泡剤入り感光性樹脂パターンの周辺の第２
の薄膜にピンホールを発生させる第４の 工程と、前記発泡剤入りの感光性樹脂、この感光性樹脂
上の第２の薄膜及び第１の 薄膜を除去する第６の工程とからなることを特徴とする
半導体装置の製造方法。 - （２）第１の簿膜が感光性樹脂で、かつ第２の簿膜が金
肥であることを特徴とする特許請求の範囲第（１）項記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015398A JPS6056287B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015398A JPS6056287B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51121545A Division JPS6025897B2 (ja) | 1976-10-08 | 1976-10-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186022A true JPS60186022A (ja) | 1985-09-21 |
| JPS6056287B2 JPS6056287B2 (ja) | 1985-12-09 |
Family
ID=11887623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60015398A Expired JPS6056287B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6056287B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684435A (en) * | 1985-02-13 | 1987-08-04 | Sharp Kabushiki Kaisha | Method of manufacturing thin film transistor |
-
1985
- 1985-01-31 JP JP60015398A patent/JPS6056287B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4684435A (en) * | 1985-02-13 | 1987-08-04 | Sharp Kabushiki Kaisha | Method of manufacturing thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6056287B2 (ja) | 1985-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4396458A (en) | Method for forming planar metal/insulator structures | |
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| US3623961A (en) | Method of providing an electric connection to a surface of an electronic device and device obtained by said method | |
| JPS60186022A (ja) | 半導体装置の製造方法 | |
| JPS6025897B2 (ja) | 半導体装置の製造方法 | |
| JPS6329552A (ja) | 金属バンプの形成方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPS6156618B2 (ja) | ||
| JPS583252A (ja) | 半導体集積回路装置 | |
| KR100460798B1 (ko) | 반도체소자제조방법 | |
| JPS6084838A (ja) | 半導体装置の製造方法 | |
| JPS6125217B2 (ja) | ||
| JPS58110055A (ja) | 半導体装置 | |
| JPH0419706B2 (ja) | ||
| JPS5910232A (ja) | 半導体装置の製造方法 | |
| JPS5963745A (ja) | 半導体装置 | |
| JPS63122125A (ja) | 半導体装置の製造方法 | |
| KR970053285A (ko) | 반도체 소자의 금속 배선 방법 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH0492429A (ja) | 半導体装置の製造方法 | |
| KR19980056995A (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPH03120826A (ja) | 半導体装置の金属配線形成方法 |