JPS6056287B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6056287B2 JPS6056287B2 JP60015398A JP1539885A JPS6056287B2 JP S6056287 B2 JPS6056287 B2 JP S6056287B2 JP 60015398 A JP60015398 A JP 60015398A JP 1539885 A JP1539885 A JP 1539885A JP S6056287 B2 JPS6056287 B2 JP S6056287B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- photoresist
- foaming agent
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、その目的とす
るところは半導体集積回路製造の特に電極の微細加工に
おいて、所定のパターンを形成したい薄膜の厚さが厚い
場合でも、容易に電極パターン形成を行なうことができ
る半導体装置の製造方法を提供することにある。
るところは半導体集積回路製造の特に電極の微細加工に
おいて、所定のパターンを形成したい薄膜の厚さが厚い
場合でも、容易に電極パターン形成を行なうことができ
る半導体装置の製造方法を提供することにある。
従来の半導体集積回路精造における電極の特に微細加
工においては工程の簡略化からも従来のホトレジストを
用いたリフト・オフ法によりＡｌパターンを形成するこ
とが多い。
工においては工程の簡略化からも従来のホトレジストを
用いたリフト・オフ法によりＡｌパターンを形成するこ
とが多い。
これは普通ポジ形ホトレジストが使用されるが、その工
程は第１図に示すように、基板１の表面２にホトレジス
ト３を塗布し〔第１図ａ〕、次にホトレジストパターン
４を形成し〔第１図ｂ〕、Ａｌ５を蒸着する〔第１図ｃ
〕。次に上記ホトレジストパターン４をレジスト剥離液
（例えばＪ−１００等）により除去し、所定の川パター
ン６を得る〔第１図ｄ〕。 しかるに、上記のようなリ
フト・オフ法においては、Ａ１５を蒸着した際、ホトレ
ジストパターン４の側面部にはＡｌ膜が薄くしか蒸着さ
れず、ピンホールが非常に多く存在する状態であること
が必要である。その理由は、Ａｌ膜蒸着後、Ａｌ配線パ
ターンを形成するために上記ホトレジストパターンをレ
ジスト剥離液により除去するが、この場合上記ピンホー
ルをじて、レジスト剥離液がホトレジスト内に浸透する
ことにより、レジスト除去が行なわれるためである。ま
たそれと同時に、ホトレジストパターン４上のＡｌ膜も
除去されることによりＡｌ配線パターンを形成する方法
であるためである。 以上のようなことにより、蒸着す
るＡｌ膜５の膜厚とホトレジスト３の膜厚の比が１：５
くらいにおいては、非常に良好な川配線パターンを形成
することが可能であるが、上記Ａｌ膜５の膜厚とホトレ
ジストの膜厚の比が１：３くらいになり、ホトレジスト
パターン４の側面部においても、Ａｌ膜がたとえば３０
００Λ以上に厚くなると、Ｎ配線パターンを形成するこ
とが困難になる。
程は第１図に示すように、基板１の表面２にホトレジス
ト３を塗布し〔第１図ａ〕、次にホトレジストパターン
４を形成し〔第１図ｂ〕、Ａｌ５を蒸着する〔第１図ｃ
〕。次に上記ホトレジストパターン４をレジスト剥離液
（例えばＪ−１００等）により除去し、所定の川パター
ン６を得る〔第１図ｄ〕。 しかるに、上記のようなリ
フト・オフ法においては、Ａ１５を蒸着した際、ホトレ
ジストパターン４の側面部にはＡｌ膜が薄くしか蒸着さ
れず、ピンホールが非常に多く存在する状態であること
が必要である。その理由は、Ａｌ膜蒸着後、Ａｌ配線パ
ターンを形成するために上記ホトレジストパターンをレ
ジスト剥離液により除去するが、この場合上記ピンホー
ルをじて、レジスト剥離液がホトレジスト内に浸透する
ことにより、レジスト除去が行なわれるためである。ま
たそれと同時に、ホトレジストパターン４上のＡｌ膜も
除去されることによりＡｌ配線パターンを形成する方法
であるためである。 以上のようなことにより、蒸着す
るＡｌ膜５の膜厚とホトレジスト３の膜厚の比が１：５
くらいにおいては、非常に良好な川配線パターンを形成
することが可能であるが、上記Ａｌ膜５の膜厚とホトレ
ジストの膜厚の比が１：３くらいになり、ホトレジスト
パターン４の側面部においても、Ａｌ膜がたとえば３０
００Λ以上に厚くなると、Ｎ配線パターンを形成するこ
とが困難になる。
なお、従来の半導体集積回路においては、表面に１．０
ｐｍ程度の段差を有するために、Ａ１の膜厚が薄いと、
段差部分において、Ｎ配線パターンが断線をおこし、歩
留りを下げるため、配線用のＮの膜厚は１．０μｍ以上
が必要である。ゆえに従来のホトレジストを用いたリフ
ト．オフ法では、工程の簡略化はできるが膜厚の厚い微
細パターンの形成歩留りは非常に低かつた。本発明はこ
のような問題に鑑み、比較的膜厚の厚いパターンの形成
を歩留り良くかつ工程を複雑化することなく可能するも
のであり、ます発泡剤入りの感光性樹脂を用いることを
特徴とするものである。
ｐｍ程度の段差を有するために、Ａ１の膜厚が薄いと、
段差部分において、Ｎ配線パターンが断線をおこし、歩
留りを下げるため、配線用のＮの膜厚は１．０μｍ以上
が必要である。ゆえに従来のホトレジストを用いたリフ
ト．オフ法では、工程の簡略化はできるが膜厚の厚い微
細パターンの形成歩留りは非常に低かつた。本発明はこ
のような問題に鑑み、比較的膜厚の厚いパターンの形成
を歩留り良くかつ工程を複雑化することなく可能するも
のであり、ます発泡剤入りの感光性樹脂を用いることを
特徴とするものである。
本発明の半導体装置の製造方法に用いる感光性樹脂は、
たとえば従来のホトレジスト（例えばポジレジストＭｌ
３５ＯＪ等）中に発泡剤（例えばギ酸アンモニウム、蓚
酸、蓚酸アンモニウム、炭酸アンモニウム等を単数ある
いは複数混合したもの）を２〜１０％混入したものであ
る。
たとえば従来のホトレジスト（例えばポジレジストＭｌ
３５ＯＪ等）中に発泡剤（例えばギ酸アンモニウム、蓚
酸、蓚酸アンモニウム、炭酸アンモニウム等を単数ある
いは複数混合したもの）を２〜１０％混入したものであ
る。
以下、本発明の一実施例における半導体装置の製造方法
について第２図ａ−ｆとともに説明する。
について第２図ａ−ｆとともに説明する。
ただしこの実施例においては、保護膜として従来のホト
レジスト、形成する薄膜としてＡ１を用いた。第２図に
おいて半導体基板３１の表面３２に従来のホトレジスト
３３を塗布し〔第２図ａ〕、次に従来のホトレジスト３
３上に、発泡剤入りのホトレジスト３４を塗布したのち
〔第２図ｂ〕、所定の場所に発泡剤入りのホトレジスト
パターン３５及び従来のホトレジストパターン３６を形
成し〔第２図ｃ〕、Ｎ膜３７を１．０ｐｍくらい蒸着す
るる〔第２図ｄ〕。
レジスト、形成する薄膜としてＡ１を用いた。第２図に
おいて半導体基板３１の表面３２に従来のホトレジスト
３３を塗布し〔第２図ａ〕、次に従来のホトレジスト３
３上に、発泡剤入りのホトレジスト３４を塗布したのち
〔第２図ｂ〕、所定の場所に発泡剤入りのホトレジスト
パターン３５及び従来のホトレジストパターン３６を形
成し〔第２図ｃ〕、Ｎ膜３７を１．０ｐｍくらい蒸着す
るる〔第２図ｄ〕。
本実施例では、従来のホトレジストの膜厚は１．５μｍ
１発泡剤入りのホトレジストの膜厚は０．５μｍとした
。次に上記基板３１を１５０たＣ〜２００′Ｃで熱処理
を施すと、上記発泡剤入りのホトレジストパターン３５
中の発泡剤がギ酸アンモニウムの場合 蓚酸の場合 蓚酸アンモ亘；ムの場合 炭酸アンモニウムの場合 の反応によりガスが発生して発泡し、上記発泡剤入りホ
トレジスト３５が膨張する〔第２図ｅ〕。
１発泡剤入りのホトレジストの膜厚は０．５μｍとした
。次に上記基板３１を１５０たＣ〜２００′Ｃで熱処理
を施すと、上記発泡剤入りのホトレジストパターン３５
中の発泡剤がギ酸アンモニウムの場合 蓚酸の場合 蓚酸アンモ亘；ムの場合 炭酸アンモニウムの場合 の反応によりガスが発生して発泡し、上記発泡剤入りホ
トレジスト３５が膨張する〔第２図ｅ〕。
その時に膨張した発泡剤入りのホトレジストパタ”−ン
３８の周辺部分のＮ膜３９を引き伸ばし、上記周辺部分
のＡＩ膜３９を断線あるいは非常に薄くし、ピンホール
が非常に多い状態とするため、膨張した発泡剤入りのホ
トレジストパターン３８及びホトレジストパターン３６
の除去が、レジスト剥離液により容易に行なわれ、所定
のＡｌパターン４０を形成することができる〔第２図ｆ
〕。以上の実施例てはＡ１膜の電極パターン形成のみに
ついて説明したが、導体以外に３００℃以下の低温で被
着される半導体、絶縁物についても同様の好結果を得る
ことができる。
３８の周辺部分のＮ膜３９を引き伸ばし、上記周辺部分
のＡＩ膜３９を断線あるいは非常に薄くし、ピンホール
が非常に多い状態とするため、膨張した発泡剤入りのホ
トレジストパターン３８及びホトレジストパターン３６
の除去が、レジスト剥離液により容易に行なわれ、所定
のＡｌパターン４０を形成することができる〔第２図ｆ
〕。以上の実施例てはＡ１膜の電極パターン形成のみに
ついて説明したが、導体以外に３００℃以下の低温で被
着される半導体、絶縁物についても同様の好結果を得る
ことができる。
以上の説明から明らかなように、本発明の半導体装置の
製造方法によれば、（１）リフト・オフ法を採用するた
め工程が簡略化される。
製造方法によれば、（１）リフト・オフ法を採用するた
め工程が簡略化される。
（２）蒸着膜厚が１〜２μ程度の厚さても微細加工が容
易である。
易である。
（３）半導体集積回路の製造歩留りを大巾に向上させる
ことが可能となる。
ことが可能となる。
等の効果を奏し、半導体装置の製造に大きく寄与するも
のである。
のである。
第１図ａ〜゛ｄは従来のホトレジストを用いたリフト．
オフ法の工程図、第２図ａ−ｆは発泡剤入りの感光性樹
脂を用いた本発明の一実施例における半導体装置の製造
方法の工程図である。 ３１・・・・・・半導体基板、３３・・・・・・ホトレ
ジスト、３４・・・・・・発泡剤入りのホトレジスト、
３５・・・・・・発泡剤入りのホトレジストパターン、
３７・・・・・・Ａｌ膜、３８・・・・・・膨張した発
泡剤入りのホトレジストパターン。
オフ法の工程図、第２図ａ−ｆは発泡剤入りの感光性樹
脂を用いた本発明の一実施例における半導体装置の製造
方法の工程図である。 ３１・・・・・・半導体基板、３３・・・・・・ホトレ
ジスト、３４・・・・・・発泡剤入りのホトレジスト、
３５・・・・・・発泡剤入りのホトレジストパターン、
３７・・・・・・Ａｌ膜、３８・・・・・・膨張した発
泡剤入りのホトレジストパターン。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に第１の薄膜を形成し、この第１の薄
膜上に発泡剤を混入した感光性樹脂を塗布る第１の工程
と、前記発泡剤入りの感光性樹脂及び第１の薄膜を選択
的に除去する第２の工程と、前記半導体基板上に第２の
薄膜を形成する第３の工程と、半導体基板上に第２の薄
膜を形成した後、前記発泡剤入りの感光性樹脂を膨張さ
せて発泡剤入り感光性樹脂パターンの周辺の第２の薄膜
にピンホールを発生させる第４の工程と、前記発泡剤入
りの感光性樹脂、この感光性樹脂上の第２の薄膜及び第
１の薄膜を除去する第５の工程とからなることを特徴と
する半導体装置の製造方法。 ２ 第１の薄膜が感光性樹脂で、かつ第２の薄膜が金属
であることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015398A JPS6056287B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60015398A JPS6056287B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12154576A Division JPS6025897B2 (ja) | 1976-10-08 | 1976-10-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60186022A JPS60186022A (ja) | 1985-09-21 |
| JPS6056287B2 true JPS6056287B2 (ja) | 1985-12-09 |
Family
ID=11887623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60015398A Expired JPS6056287B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6056287B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3604368A1 (de) * | 1985-02-13 | 1986-08-14 | Sharp K.K., Osaka | Verfahren zur herstellung eines duennfilm-transistors |
-
1985
- 1985-01-31 JP JP60015398A patent/JPS6056287B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60186022A (ja) | 1985-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| JPS6260813B2 (ja) | ||
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| US4108717A (en) | Process for the production of fine structures consisting of a vapor-deposited material on a base | |
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| US4495026A (en) | Method for manufacturing metallized semiconductor components | |
| US3922184A (en) | Method for forming openings through insulative layers in the fabrication of integrated circuits | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| JPS6056287B2 (ja) | 半導体装置の製造方法 | |
| JPS6025897B2 (ja) | 半導体装置の製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JPS5828735B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPS62261153A (ja) | 半導体装置の製造方法 | |
| JPS58197748A (ja) | 半導体装置の製造方法 | |
| JPS6248025A (ja) | 絶縁膜へのコンタクト孔形成方法 | |
| US3676126A (en) | Planar technique for producing semiconductor microcomponents | |
| JPS62222658A (ja) | 導体配線の形成方法 | |
| JPS6358373B2 (ja) | ||
| JPS6255693B2 (ja) | ||
| JPS596560A (ja) | 半導体装置の製造方法 | |
| JPH04301097A (ja) | 選択酸化導電性膜の形成方法 | |
| JPS6180824A (ja) | 半導体装置の製造方法 | |
| JPS59211232A (ja) | 半導体装置における金属層パタ−ンの形成方法 |