JPS6025897B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6025897B2 JPS6025897B2 JP51121545A JP12154576A JPS6025897B2 JP S6025897 B2 JPS6025897 B2 JP S6025897B2 JP 51121545 A JP51121545 A JP 51121545A JP 12154576 A JP12154576 A JP 12154576A JP S6025897 B2 JPS6025897 B2 JP S6025897B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- manufacturing
- thin film
- foaming agent
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、その目的とする
ところは半導体集積回路製造の特に電極の微細加工にお
いて、所定のパターンを形成したい薄膜の厚さが厚い場
合でも、容易に電極パターン形成を行なうことができる
半導体装置の製造方法を提供することにある。
ところは半導体集積回路製造の特に電極の微細加工にお
いて、所定のパターンを形成したい薄膜の厚さが厚い場
合でも、容易に電極パターン形成を行なうことができる
半導体装置の製造方法を提供することにある。
従釆の半導体集積回路製造における電極の特に微細加工
においては工程の簡略化からも従来のホトレジストを用
いたりフト・オフ法によりＡＩパターンを形成すること
が多い。
においては工程の簡略化からも従来のホトレジストを用
いたりフト・オフ法によりＡＩパターンを形成すること
が多い。
これは普遍ポジ形ホトレジストが使用されるが、その工
程は第１図に示すように、基板１の表面２にホトレジス
ト３を塗布し〔第１図ａ〕、次に所定のホトレジストパ
ターン４を形成し〔第１図ｂ〕、ＡＩ５を蒸着する〔第
１図ｃ〕。次に上記ホトレジストパターン４をレジスト
剥離液（例えばＪ−１０拍等）により除去し、所定のＡ
Ｉパターン６を得る〔第１図ｄ〕。しかるに、上記のよ
うなリフト・オフ法においては、Ｎ５を蒸着した際、ホ
トレジストパターン４の側面部にはＡＩ膜が薄くしか葵
着されず、ピンホールが非常に多く存在する状態である
ことが必要である。
程は第１図に示すように、基板１の表面２にホトレジス
ト３を塗布し〔第１図ａ〕、次に所定のホトレジストパ
ターン４を形成し〔第１図ｂ〕、ＡＩ５を蒸着する〔第
１図ｃ〕。次に上記ホトレジストパターン４をレジスト
剥離液（例えばＪ−１０拍等）により除去し、所定のＡ
Ｉパターン６を得る〔第１図ｄ〕。しかるに、上記のよ
うなリフト・オフ法においては、Ｎ５を蒸着した際、ホ
トレジストパターン４の側面部にはＡＩ膜が薄くしか葵
着されず、ピンホールが非常に多く存在する状態である
ことが必要である。
その理由は、ＡＩ膜蒸着後、ＡＩ配線パターンを形成す
るために上記ホトレジストパターンをレジスト剥離液に
よに除去するが、この場合上記ピンホールを通じて、レ
ジスト剥離液がホトレジスト内に浸透することにより、
レジスト除去が行なわれるためである。またそれと同時
に、ホトレジストパターン４上のＡＩ膜も除去されるこ
とによりＡＩ配線パターンを形成する方法であるためで
ある。以上のようなことにより、蒸着するＡＩ膜５の膜
厚とホトレジスト３の膜厚の比が１：５くらいにおいて
は、非常に良好な山配線パターンを形成することが可能
であるが、上記ＡＩ膜５の膜厚とホトレジストの膜厚の
比が１：３くらいになり、ホトレジストパターン４の側
面部においても、ＡＩ膜がたとえば３０００Ａ以上に厚
くなると、山配線パターンを形成することが困難になる
。
るために上記ホトレジストパターンをレジスト剥離液に
よに除去するが、この場合上記ピンホールを通じて、レ
ジスト剥離液がホトレジスト内に浸透することにより、
レジスト除去が行なわれるためである。またそれと同時
に、ホトレジストパターン４上のＡＩ膜も除去されるこ
とによりＡＩ配線パターンを形成する方法であるためで
ある。以上のようなことにより、蒸着するＡＩ膜５の膜
厚とホトレジスト３の膜厚の比が１：５くらいにおいて
は、非常に良好な山配線パターンを形成することが可能
であるが、上記ＡＩ膜５の膜厚とホトレジストの膜厚の
比が１：３くらいになり、ホトレジストパターン４の側
面部においても、ＡＩ膜がたとえば３０００Ａ以上に厚
くなると、山配線パターンを形成することが困難になる
。
なお、従来の半導体集積回路においては、表面に１．０
ムｍ程度の毅差を有するために、ＡＩの膜厚が薄いと、
段差部分において、Ｎ配線パターンが断線をおこし、歩
蟹りを下げるため、配線用の山の膜厚は１．０仏ｍ以上
が必要である。ゆえに従来のホトレジストを用いたりフ
ト・オフ法では、工程の簡略化はできるが膜厚の微細パ
ターンの形成歩留りは非常に低かった。本発明はこのよ
うな問題に鑑み、比較的膜厚の厚いパターンの形成を歩
図り良くかつ工程を複雑化することなく可能とするもの
であり、発泡剤入りの感光性樹脂を用いることを特徴と
するものである。
ムｍ程度の毅差を有するために、ＡＩの膜厚が薄いと、
段差部分において、Ｎ配線パターンが断線をおこし、歩
蟹りを下げるため、配線用の山の膜厚は１．０仏ｍ以上
が必要である。ゆえに従来のホトレジストを用いたりフ
ト・オフ法では、工程の簡略化はできるが膜厚の微細パ
ターンの形成歩留りは非常に低かった。本発明はこのよ
うな問題に鑑み、比較的膜厚の厚いパターンの形成を歩
図り良くかつ工程を複雑化することなく可能とするもの
であり、発泡剤入りの感光性樹脂を用いることを特徴と
するものである。
本発明の半導体装置の製造方法に用いる感光性樹脂は、
たとえば従来のホトレジスト（例えばポジレジスト虹１
３５０Ｊ等）中に発泡剤（例えばギ酸アンモニウム、惨
酸、綾酸アンモニウム、炭酸アンモニウム等を単数ある
いは複数混合したもの）を２〜１０％混入したものであ
る。
たとえば従来のホトレジスト（例えばポジレジスト虹１
３５０Ｊ等）中に発泡剤（例えばギ酸アンモニウム、惨
酸、綾酸アンモニウム、炭酸アンモニウム等を単数ある
いは複数混合したもの）を２〜１０％混入したものであ
る。
以下、本発明の一実施例における半導体装置の製造方法
について第２図ａ〜ｆとともに説明する。
について第２図ａ〜ｆとともに説明する。
ただしこの実施例においては、保護膜として従来のホト
レジスト、形成する薄膜としてＡＩを用いた。第２図に
おいて、半導体基板１１の表面１２に従来のホトレジス
ト１３を塗布し〔第２図ａ〕、次に上記従来のホトレジ
スト１３に発泡剤入りのホトレジスト１４を塗布したの
ち〔第２図ｂ〕、所定の場所に、発泡剤入りのホトレジ
ストパタ−ン１５及び従来のホトレジストパターン１６
を形成する〔第２図ｃ〕。
レジスト、形成する薄膜としてＡＩを用いた。第２図に
おいて、半導体基板１１の表面１２に従来のホトレジス
ト１３を塗布し〔第２図ａ〕、次に上記従来のホトレジ
スト１３に発泡剤入りのホトレジスト１４を塗布したの
ち〔第２図ｂ〕、所定の場所に、発泡剤入りのホトレジ
ストパタ−ン１５及び従来のホトレジストパターン１６
を形成する〔第２図ｃ〕。
本実施例では従釆のホトレジストの膜厚は１．５ｒｍ発
泡剤入りのホトレジストの膜厚は０．５Ａｍとした。
泡剤入りのホトレジストの膜厚は０．５Ａｍとした。
次に上記基板１ １を１５０〜２００℃で熱処理を施し
、発泡剤入りのホトレジストパターン１５を膨脹させる
〔第２図ｄ〕。
、発泡剤入りのホトレジストパターン１５を膨脹させる
〔第２図ｄ〕。
この時の化学式は
ギ酸アンモニウムの場合
Ｎ比ＣＯＯ日熱ＣＯ↑＋ＮＨ３↑十比０
綾酸の場合
（ＣのＨ）２麹ＣＱ↑＋日２０十ＣＯ↑
夜酸アンモニウムの場合
（ＣのＮＨ４）２麹Ｃ０２↑十が日３↑
十Ｃ。
↑十日２０炭酸アンモニウムの場合
（Ｎは）２Ｃ０３熱Ｃ０２↑十がＨ↑＋日２０となり、
ガスが発生して発泡する。
ガスが発生して発泡する。
次に第２図ｅのごとくＡＩ膜１７の蒸着を全面に行うと
、ＡＩ膜１７は膨脹した発泡剤入りのホトレジストパタ
ーン１８の下部１９には蒸着されないため、ＡＩ膜を１
．０ムｍ程度蒸着した後でも、上記膨脹した発泡剤入り
のホトレジストパターン１８及び従来のホトレジストパ
ターン１６の除去がレジスト剥離液（例えばＪ−１僕等
）により、容易に行なわれ、所定のＮパターン２０を形
成することができる〔第２図ｆ〕。
、ＡＩ膜１７は膨脹した発泡剤入りのホトレジストパタ
ーン１８の下部１９には蒸着されないため、ＡＩ膜を１
．０ムｍ程度蒸着した後でも、上記膨脹した発泡剤入り
のホトレジストパターン１８及び従来のホトレジストパ
ターン１６の除去がレジスト剥離液（例えばＪ−１僕等
）により、容易に行なわれ、所定のＮパターン２０を形
成することができる〔第２図ｆ〕。
以上の実施例ではＡＩ膜の電極パターン形成のみについ
て説明したが、導体以外に３０ｏｏ以下の低温で彼着さ
れる半導体、絶縁物についても同様の好結果を得ること
ができる。
て説明したが、導体以外に３０ｏｏ以下の低温で彼着さ
れる半導体、絶縁物についても同様の好結果を得ること
ができる。
以上の説明から明らかなように、本発明の半導体装置の
製造方法によれば、｛１’リフト・オフ法を採用するた
め工程が簡略化される。
製造方法によれば、｛１’リフト・オフ法を採用するた
め工程が簡略化される。
‘２１蒸着膜厚が１〜２仏程度の厚さでも微細加工が容
易である。
易である。
脚 半導体集積回路の製造歩留りを大中に向上させるこ
とが可能となる。
とが可能となる。
等の効果を奏し、半導体装置の製造に大きく寄与するも
のである。
のである。
第１図ａ〜ｄは従来のホトレジストを用いた半導体装鷹
の製造方法の工程図、第２図ａ〜ｆは発泡剤入りの感光
性樹脂を用いた本発明の一実施例における半導体装置の
製造方法の工程図である。 １１・・・・・・半導体基板、１３…・・・ホトレジス
ト、１４・・・…発泡剤入りのホトレジスト、１５・・
・・・・発泡剤入りのホトレジストパターン、１７・・
・…ＡＩ膿、１８・・・・・・膨脹した発泡剤入りのホ
トレジストパターン。 第１図 第２図
の製造方法の工程図、第２図ａ〜ｆは発泡剤入りの感光
性樹脂を用いた本発明の一実施例における半導体装置の
製造方法の工程図である。 １１・・・・・・半導体基板、１３…・・・ホトレジス
ト、１４・・・…発泡剤入りのホトレジスト、１５・・
・・・・発泡剤入りのホトレジストパターン、１７・・
・…ＡＩ膿、１８・・・・・・膨脹した発泡剤入りのホ
トレジストパターン。 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に第１の薄膜を形成し、この第１の薄
膜上に発泡剤を混入した感光性樹脂を塗布する第１の工
程と、前記発泡剤入りの感光性樹脂及び第１の薄膜を選
択的に除去する第２の工程と、前記発泡剤入りの感光性
樹脂を膨脹させてひさし状にする第３の工程と、発泡剤
入りの感光性樹脂を膨脹させた後、前記半導体基板上に
第２の薄膜を形成する第４の工程と、前記発泡剤入りの
感光性樹脂、この感光性樹脂上の第２の薄膜及び第１の
薄膜を除去する第５の工程とからなることを特徴とする
半導体装置の製造方法。 ２ 第１の薄膜が感光性樹脂で、かつ第２の薄膜が金属
であることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51121545A JPS6025897B2 (ja) | 1976-10-08 | 1976-10-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51121545A JPS6025897B2 (ja) | 1976-10-08 | 1976-10-08 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60015398A Division JPS6056287B2 (ja) | 1985-01-31 | 1985-01-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5346281A JPS5346281A (en) | 1978-04-25 |
| JPS6025897B2 true JPS6025897B2 (ja) | 1985-06-20 |
Family
ID=14813888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51121545A Expired JPS6025897B2 (ja) | 1976-10-08 | 1976-10-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025897B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5570028A (en) * | 1978-11-20 | 1980-05-27 | Matsushita Electric Ind Co Ltd | Fabricating method of semiconductor device |
| JPS5599796A (en) * | 1979-01-26 | 1980-07-30 | Sanwa Kagaku Kogyo Kk | Method of fabricating copper throughhhole printed circuit board |
| JPS57193037A (en) * | 1981-05-22 | 1982-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Forming and treating method for pattern by lifting-off method |
-
1976
- 1976-10-08 JP JP51121545A patent/JPS6025897B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5346281A (en) | 1978-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6025897B2 (ja) | 半導体装置の製造方法 | |
| JPS63276230A (ja) | 半導体装置の製造方法 | |
| JPS60254733A (ja) | パタ−ン形成法 | |
| JPS6056287B2 (ja) | 半導体装置の製造方法 | |
| JP3232773B2 (ja) | 半導体装置の製造方法 | |
| JPH03108330A (ja) | 半導体装置の製造方法 | |
| JPS6366049B2 (ja) | ||
| JPS63312645A (ja) | 半導体装置の製造方法 | |
| JPS594857B2 (ja) | 半導体装置の電極、配線層形成方法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPS6053086A (ja) | 化合物半導体集積回路の製造法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPS5852351B2 (ja) | 半導体装置の製造方法 | |
| JPS6255693B2 (ja) | ||
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPH05283429A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPH0310226B2 (ja) | ||
| JPS6196735A (ja) | 導体パタ−ン形成方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPS624317A (ja) | 半導体集積回路の製造方法 | |
| JPS5889861A (ja) | 半導体装置およびその製造方法 | |
| JPH0574814A (ja) | シヨツトキ・ゲート形電界効果トランジスタの製造方法 | |
| JPH01108726A (ja) | 半導体装置の製造方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| JPS6074573A (ja) | 半導体装置の製造方法 |