JPS60189954A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS60189954A
JPS60189954A JP59046810A JP4681084A JPS60189954A JP S60189954 A JPS60189954 A JP S60189954A JP 59046810 A JP59046810 A JP 59046810A JP 4681084 A JP4681084 A JP 4681084A JP S60189954 A JPS60189954 A JP S60189954A
Authority
JP
Japan
Prior art keywords
layer
package body
pellet
metallic
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59046810A
Other languages
English (en)
Inventor
Sadasuke Komuro
小室　禎佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59046810A priority Critical patent/JPS60189954A/ja
Publication of JPS60189954A publication Critical patent/JPS60189954A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は半導体装置に係り、特にサーデツプパッケージ
製品のＧＮＤボンディング部の改良に関す゛る。
Ｃ発明の技術的側１ 一般に、半導体装置においては、ＩＣ（集積回路）が動
作している時、その基板に電流が流れるため、基板の電
位がＯｖより高くなりそ″の結果−動作が不安定になる
。従って、基板の電位を安定させるために、当該基板を
接地させることが不可決である。第１図は従来のサーデ
ィツプパッケージに於ける接地構造を示す断面図である
。同図において、１１はパッケージ本体であり、このパ
ッケージ本体１１のキャピテイ部１２には金属層として
金層１３が設けられている。この金層１３上には、半導
体ペレット１４が取付けられている。この半導体ベレッ
ト１４の１ｉ１４１５は、金属（アルミニウム）細線１
６によりパッケージ本体１１上に設けられた外部端子１
Ｔに接続されている。上記キャビティ８８１２の金層１
３上にはさらにＧＮＤベレッ１−１８が設けられている
。このＧＮＤベレット１８はシリコン小片上にアルミニ
ウムの１ｉｌｉ１９を形成したものである。この電極１
９は金属（アルミニウム）細線２０により、上記パッケ
ージ本体１１上に設けられたＧＮＤ端子２１に接続され
ている。
すなわち、従来の半導体ベレット１４における基板の接
地は、ＧＮＤペレット１８を介してワイヤボンディング
により行なっている。
［背景技術の問題点］ しかしながら、従来のサーデツプパッケージにおいては
、半導体ペレット１４及びＧＮＤベレット１Ｂの両方の
マウントを行なう必要があるため、マウント工程の自動
化に対して大きな障害となっていた。ＧＮＤベレット１
８を用いることなく、直接ＧＮＤ端子２０と金層１３と
をボンディング接続すれば自動化が容易となる。しかし
、キャビティ部１２の金属として金！１１３が用いられ
ているため、キャビティ部１２に直接会ｊｉｌｌ線２０
をボンディング接続した場合、シーリング時において４
００〜４５０度の高温にさらされ、その結果台とアルミ
ニウムとの金属間化合物が形成され、ボンディング強度
が低下する。このため、従来の構造では、ＧＮＤベレッ
ト１８を廃止することはできず、マウント工程の自動化
は困難であった。
［発明の目的］ 本発明は上記の点に鑑みてなされたもので、その目的は
、ＧＮＤペレットが不要であり、かつボンディング強度
が劣化することなく、マウント工程の自動化を可能とす
る半導体装置を提供することにある。
［発明の概要］ 本発明は、パッケージ本体に設けられるキャビティ部を
銀層で形成し、この銀層に半導体ペレットを電気的に接
続すると共に、この銀層と前記パッケージ本体上に設け
られたＧＮＤ端子とを直接金属細線によりボンディング
接続するものである。
［発明の実施例］ 以下、図面を参照して本発明の一実施例を説明する。第
２図において、３１はパッケージ本体であり、このパッ
ケージ本体３１のキャビティ部３２には金属層として銀
層３３が設けられている。この銀層３３上には、半導体
ペレット３４が取付けられている。
この半導体ペレット３４の電［ｉ３５は、金ｌ１Ｒ（ア
ルミニウム）細線３６によりパッケージ本体３１上に設
けられた外部端子３７に接続されている。そして、キャ
ビティ部３２の銀１１３３は、金属（アルミニウム）細
線３８を介して、パッケージ本体３１に設けられたＧＮ
Ｄ端子３９に直接接続されている。
すなわち、本考案のサーデツプパッケージにおいては、
半導体ペレット３４の基板の接地を、キャビティ部３２
から金属細線３８により直接ＧＮＤ端子３９に接続する
ことにより行なうものである。しｆ’Ｘして、この場合
、キャビティ部３２に金層を使用すると、前述のように
シール時の高温により金ｌｌＩ間化合物が形成されボン
ディング強度が劣化するので、これを防止するため銀層
３３を用いたものであり、この場合金属間化合物は形成
されずその結果良好なボンディング特性が得られた。
［発明の効果］ 以上のように本発明によれば、半導体ペレットの接地構
造にＧＮＤベレットが不要であり、かつボンディング強
度の劣化を防止することができるため、マウント工程の
自動化が容易であると共に、キャビティ部に金が不要で
あるため安価な半導体装置を提供できる。
【図面の簡単な説明】
第１図は従来の半導体装置の構成を示す断面図、第２図
は本発明の一実施例に係る半導体装置の構成を示す断面
図である。 ３１・・・パッケージ本体、３２・・・キャビティ部、
３３・・・銀層、３４・・・半導体ペレット、３５・・
・電極、３６・・・金属細線、３７・・・外部端子、３
８・・・金属細線、３９・・・ＧＮＤ端子。 出願人代理人　弁理士　鈴江武彦

Claims (1)

    【特許請求の範囲】
  1. パッケージ本体と、銀層により形成され、前記パッケー
    ジ本体に設けられたキャビティ部と、このキャビティ部
    の前記銀層上に電気的に接続された半導体ペレットと、
    前記パッケージ本体上に段けられたＧＮＤ端子と、この
    ＧＮＤ端子と前記キヤとティ部の前記銀層とを電気的に
    接続する金属Ｉｌｌ翰とを具備したことを特徴とする半
    導体装置。
JP59046810A 1984-03-12 1984-03-12 半導体装置 Pending JPS60189954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59046810A JPS60189954A (ja) 1984-03-12 1984-03-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59046810A JPS60189954A (ja) 1984-03-12 1984-03-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS60189954A true JPS60189954A (ja) 1985-09-27

Family

ID=12757678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59046810A Pending JPS60189954A (ja) 1984-03-12 1984-03-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS60189954A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50154770A (ja) * 1974-06-05 1975-12-13
JPS56126951A (en) * 1980-03-12 1981-10-05 Hitachi Ltd Semicondutor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50154770A (ja) * 1974-06-05 1975-12-13
JPS56126951A (en) * 1980-03-12 1981-10-05 Hitachi Ltd Semicondutor device

Similar Documents

Publication Publication Date Title
US5384155A (en) Silver spot/palladium plate lead frame finish
EP0977251A4 (en) RESIN SEMICONDUCTOR AND ITS MANUFACTURE
JPH03225854A (ja) 半導体デバイス及びその製造方法
JPH11168169A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPS60189954A (ja) 半導体装置
JPS6236394B2 (ja)
JP2583278Y2 (ja) リードレスチップキャリア
JPH0732216B2 (ja) 半導体装置
JPH03274755A (ja) 樹脂封止半導体装置とその製造方法
JPS6143438A (ja) 半導体装置
JPS6365655A (ja) 樹脂封止型半導体装置
JP2737332B2 (ja) 集積回路装置
JPH04322435A (ja) 半導体装置およびその製造方法
JPS5989447A (ja) 半導体装置
JPH03169057A (ja) 半導体装置
JPH10321790A (ja) 半導体装置およびその製造方法
JPH02229460A (ja) リードフレームとそれを用いた半導体装置
JPS62193134A (ja) 半導体装置
JPH05211246A (ja) リードレスチップキャリア型半導体装置
JPS6017934A (ja) 半導体装置
JPH09232365A (ja) 半導体装置およびその製造方法
JPS5813028B2 (ja) 半導体装置
JPH0799261A (ja) 半導体装置
JPH0685102A (ja) 半導体集積回路装置