JPS60198618A - ダイナミツク論理回路 - Google Patents

ダイナミツク論理回路

Info

Publication number
JPS60198618A
JPS60198618A JP59052372A JP5237284A JPS60198618A JP S60198618 A JPS60198618 A JP S60198618A JP 59052372 A JP59052372 A JP 59052372A JP 5237284 A JP5237284 A JP 5237284A JP S60198618 A JPS60198618 A JP S60198618A
Authority
JP
Japan
Prior art keywords
circuit
signal
internal
internal clock
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59052372A
Other languages
English (en)
Inventor
Tadao Takahashi
高橋　唯夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59052372A priority Critical patent/JPS60198618A/ja
Priority to US06/712,753 priority patent/US4686386A/en
Publication of JPS60198618A publication Critical patent/JPS60198618A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） この発明は消費される電力を低く抑制したダイナミック
論理回路に関するものである。
（従来技術） 論理回路には、スタテイク論理回路と同期用クロックを
使用したダイナミック論理回路とがある。
上記スタテイク論理回路は全ての信号が停止している状
態においても、論理回路の内部における内容をそのまま
の状態において保持することが可醸であるため、低消費
電力状態（以下、パワー・ダウン・モードという。）を
実現することが容易でおる。
一方、上記ダイナミック論理回路においては、素子の数
を少なくできるため、論理回路における高集積化又は高
密度化を実行することが容易であり、また、論理回路の
設計又はタイミング設計が容易である。
その反面、第１図乃至第３図に示すように、特に、第２
図と対応する特開昭５４−１０４２７２号公報に開示さ
れている技術は、相補性を有する絶＠ｌ’−）形（金属
駿化物）電界効果トランジスタを使用したマイクロコン
ピュータｔＡワー・ダウ／するため、クロックを禁止す
る命令により、クロック入力を停止することにより、ノ
母ワー・ダランするものが開示されている。第１図乃至
第３図において、１は外部クロック信号線、２は内部ク
ロック発生回路、Ｂは内部ダイナミック回路、Ｃは内部
クロック制御回路である。内部同期クロックを停止する
と、論理回路の内部における内容をそのままの状態にお
いて保持することが不可能であるため、パワｍ−ダウン
・モードを実現することが困難であるという欠点を有し
ていた。
（発明の目的） この発明の目的は上記のようなダイナミック論理回路の
利点を生かし、かつ低消費電力化の問題点を解決するこ
とにある。
（発明の概要） この発明は、上記の問題点を解決するためになされたも
のであシ、入力された外部クロック信号により内部クロ
ック信号を発生する内部クロック発生回路と、上記内部
クロック信号を分周して出力する内部クロック分周回路
と、該内部クロック分周回路からの出力信号と上記内部
クロック信号とを切換出力する切換回路と、該切換回路
の動作を制御する制御回路を設けたことにある。
（発明の実施例） 以下、この発明の実施例を添付の図面を参照して説明す
る。
第４図はこの発明の一実施例を示すブロック図である。
図において、外部クロックから入力された外部クロック
信号１は内部クロックを発生するための内部クロック発
生回路Ａに接続される。内部クロック発生回路Ａからの
出力である内部クロック信号２は、内部クロック信号を
分周する内部クロック分周回路りと、上記内部クロック
発生回路Ａと上記内部クロック分周回路りとを交互に切
換えるための切換回路Ｅとに接続される。そして、上記
内部クロック分周回路りからの出力である分局クロック
信号５は上記切換回路Ｅに接続される。また、上記切換
回路Ｅからの出力である切換出力信号６は内部ダイナミ
ック回路Ｂに接続されている。
次に、上述のように構成されたものの動作について説明
する。
まず、内部ダイナミック回路Ｂが通常の動作を実行して
いる場合においては、上記内部クロック発生回路Ａにお
いて発生した内部クロック信号２は上記切換回路Ｅ’に
通過して内部ダイナミック回路Ｂに供給さｎる。
次に、内部ダイナミック回路Ｂが通常の動作を実行して
いない場合においては、上記切換回路Ｅからの出力は分
局クロック信号５に切換わるため、上記内部ダイナミッ
ク回路Ｂには分局クロック信号５が供給され、上述の通
常の動作を実行している状態に比較して消費電流が大幅
に減少する。これを低消費電力状態（パワー・ダウン・
モード）とする。これは、クロック信号ｔｌ−Ｎ分周す
ることによりＨに消費電力が減少するからであるここに
おいて、内部ダイナミック回路Ｂが通常の動作を実行し
ていない状態とは、例えば、コンピュータ等における中
央処理装置（ＣＰＵ）（プロセッサ等）における命令「
ホールト」（内部停止）又は「ホールド」（パス放棄）
となる状態等、上記中央処理装置（プロセッサ）におい
て、その内部が処理動作を全く実行することなしに、内
部における内容をそのまま保持しているのみの状態を表
している。また、分局クロック信号５における周波数は
内部ダイナミック回路Ｂのダイナミックの保持が可能で
ある限界の周波数より大きく設定する必要がある。
次に、上述のことを中央処理装置（プロセッサ等）に適
用した場合について説明する。
第５図は上記のことを示すブロック図であり、第４図に
示すブロック図に／４’ワーφダウン・モード判定回路
Ｆｔ付加したものであり、パワー・ダウンΦモード判定
回路Ｆに対して外部から動作を起させる外部起動用信号
８と内部から動作を起させる内部起動用信号９とが接続
されており、さらに、外部から動作を解除するための解
除用信号１０が接続されている。またパワー・ダウン・
モード判定回路Ｆからの出力は切換回路Ｅに接続されて
いる。
ここにおいて、中央処理装置（プロセッサ等）が通常に
動作している状態においては、外部起動用信号８と内部
起動用信号９とが能動となる状態となっていないため、
上記内部ダイナミック回路Ｂには内部クロック信号２が
供給されている。
次に、外部起動用信号８が能動の状態となるか、中央処
理装置（プロセッサ等）からの命令により内部ダイナミ
ック回路Ｂがノ臂ワー・ダウン・モードの動作が起さ九
たことを判断し、内部起動用信号９が能動となる状態と
なることにより、切換回路Ｅが動作して分周クロック信
号５が内部ダイナミック回路Ｂに供給される。また、ノ
母ワー・ダウン・モードを解除するための外部解除用信
号１０が能動の状態となることにより、内部ダイナミッ
ク回路Ｂに供給さ扛るクロックが内部クロック信号２と
なり、通常に動作する状態に復帰することができる。な
お、外部起動用信号８を外部解除用信号１０と兼−用す
ることも可能となる。
ここにおいて、パワｍ−ダウン・モード起動とは内部ダ
イナミック回路Ｂに供給するクロックを分局クロック５
に切換えることであシ、解除とは内部クロック信号２に
切換えることを意味する。
次に、具体的な回路を使用して、パワー・ダウン・モー
ドを実現する方法を説明する。
第６図に内部が２相クロツクにより動作してい本ダイナ
ミック回路Ｂのためのパワー・ダウン・モードを実現す
るためのブロック図を、第７図乃至第１０図にこの順に
よシ分周回路り、２相クロツク発生回路Ｇ、切換回路Ｅ
及び切換判定回路Ｆのパワー・ダウン−モードを実現す
るための回路図例を示し、第１１図にこの場合のタイム
チャートを示す。
次に、内部クロック信号２が分周回路りと２相クロツク
発生回路Ｇ、に接続され、分局クロック信号５が２相ク
ロツク発生回路Ｇ１に接続され、２相クロツク発生回路
Ｇ、　、　Ｇ、からの出力であるφＸｉとφ１□とが切
換回路Ｅ、に接続さ扛、また、同様に２相クロツク発生
回路Ｇ、　、　Ｇ、からの出力であるφＸ、１φＹ、が
切換回路Ｅ、に接続さｎている。
パワー・ダウン・モード起動用信号として外部起動用信
号８と内部起動用信号９が切換判定回路Ｆに接続され、
また、外部解除用信号１０も切換判定回路Ｆに接続され
ている。切換判定回路Ｆからの出力である切換判定信号
７は分周回路りと切換回路Ｅ、　、　Ｅ、に接続されて
いる。切換回路Ｅ、　、　Ｅ。
からの出力φ８．φ、は内部ダイナミック回路Ｂに供給
されている。
この場合、分周回路りとしては、２段から構成されるＴ
形の７リツグフロツ１回路を使用し、分周回路りからの
出力５が内部クロツク信号２同期するようにしである。
ここにおいて、Ｔ形のフリラグフロップ回路の段数を増
加することにより所望の周波数に設定することが可能で
ある。
次に、分周クロック信号５と内部クロック発生回路Ｇ１
．　Ｇ、により第１１図に示すように高レベルが重畳す
るととがない２相クロックφ８８．φ工、。
φＹｌ　ｌφＹ２　として出力する。
ここにおいて、通常状態においては、切換判定信号７は
低レベルになっているため、切換回路Ｅ１゜Ｅ、からの
出力φ０．φ２としてφ工１．φＹ、が供給されている
。
ここにおいて、中央処理装置（プロセッサ等）の命令に
より、又は外部起動用信号８によりｉ４ワー・ダウンΦ
モードを起動させる要求が発生すると、クロックφ１の
立上がりにより、切換判定信！ 号７が高レベルとなり、ノ臂ワー・ダウン・モードとな
る。そして、切換判定信号７のタイミングにより切換回
路Ｅが動作し、通常クロックであるφＹｉ、φ工、から
分周クロックである一φＸ、　ｌφ工、に切換が実行さ
扛る。ここにおいて、切換判定信号７における切換タイ
ミングを通常クロックであるφＹｌの立上がりとするこ
とにより、第１０図に示される回路によシ実現すること
ができる。
通常クロックと分局クロックとのレベルが同一の論理レ
ベルの時において、切換が実行さｎ、内部から供給され
たクロックφ１．φ、にノ・ザードが混入しないように
なり内部回路における誤動作が防止される。
（発明の効果） この発明は、以上説明したように、ダイナミツり論理回
路に内部クロックの分周回路を設けたためパワー・ダウ
ンφモード（低消費電力状態）を実現することが可能と
なる利点を有する。
特に、プロセッサなどに適用することにより、実際の動
作における大部分が命令（コマンド）による一時停止（
ホールト）である状態における場合が多く、この場合に
おいても、従−来のプロセッサにおいては、内部クロッ
クは高速により動作しているため、本発明を適用するこ
とＫより、この時における消費電力を削減することがで
き、プロセッサ全体においては、大幅な低消費電力化が
可能となるという優れた効果を奏するものである。
【図面の簡単な説明】
第１図は一般的な同期式論理回路を示すブロック図、第
２図は従来のスタテイク論理回路の低消実現方法を示す
論理図、第４図はこの発明の一実施例による同期式ダイ
ナミック論理回路における低消費電力化の方法を示すブ
ロック図、第５図はこの発明の一実施例をプロセッサに
適用した場合を示すブロック図、第６図はこの発明の一
実施例を実際の回路′により実現する場合を示すブロッ
ク図、第７図は第６図に示す分周回路を実現するための
回路例を示す回路図、第８図は第６図に示すｉ相り四ツ
ク発生回路を実現するための回路例を示す回路図、第９
図は第６図を示す切換回路を実現するための回路例を示
す回路図、第１０図は第６図に示す切換判定回路を実現
するための回路を示す回路図、第１１図は第６図−に示
す諸回路を実現するための回路のタイムチャートである
。 Ａ・・・内部クロック発生回路、Ｂ・・・内部ダイナミ
ック回路、Ｃ・・・内部クロック制御回路、Ｄ・・・内
部クロック分周回路、Ｅ　、　Ｅ、　、　Ｅｔ・・・切
換回路、Ｆ・・・切換判定回路、Ｇ、、Ｇ、、Ｇ・・・
２相りロック発生回路、ｌ・・・外部クロック信号線、
２・・・内部クロック信号線、３・・・内部クロック制
御出力信号線、４・・・内部クロックイネーブル信号線
、５・・・分局クロック信号線、６・・・切換出力信号
線、７・・・切換判定信号、８・・・外部起動用信号、
９・・・内部起動用信号、１０・・・外部解除用信号、
１１・・・７分周クロック、１２・・・ｉ分周クロック
、φＸＩ　Ｉφ工、・・・２相分局クロック、φＹＩＩ
φ１．・・・２相内部クロック、φ１．φ２・・・２相
内部回路供給信号。 特許出願人　沖電気工業株式会社 第３図 第５図 第７図 手続補正書 昭和５９年１０月１９日 特許庁長官志賀　単膜 １、事件の表示 昭和５９年特許　願第　５２３７２　号２、発明の名称 ダイナミック論理回路 ３、補正をする者 事件との関係　特許出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付　昭和　年　月　日（自発）６、補
正の対象 明細書の発明の詳細な説明の 欄および図面 ７、補正の内容 ７、補正の内容 １）明細書２頁１行「スタテイク」を［スタティック上
と訂正する。 ２）同５頁１９行「中央凹環装置」を「中央処理装置」
と訂正する。 ３）同６頁末行「いる。」を「いる。ここで、具体的に
は、内部起動用信号９としてホールド命令デコード信号
が、また外部起動用信号８としてホールド信号が、また
解除用信号１０として外部割込み信号が適用できる。」
と訂正する。 ４）同１１頁７行「多く」を「少なくなく」と訂正する
。 ５）図面第２図および第１１図を別紙の通９訂正する。

Claims (1)

    【特許請求の範囲】
  1. （１）入力された外部クロック信号によシ内部クロック
    信号を発生する内部クロック発生回路と、上記内部クロ
    ック信号を分周して出力する内部クロック分周回路と、
    該内部クロック分周回路からの出力信号と上記内部クロ
    ック信号とを切換え出力する切換回路と、該切換回路の
    動作を制御する制御回路とを具備したダイナミック論理
    回路において、該ダイナミック論理回路が動作しない状
    態の時に、上記内部クロック発生回路から発生する内部
    クロック信号の同期する周期を大きくしたことを特徴と
    するダイナミック論理回路。
JP59052372A 1984-03-21 1984-03-21 ダイナミツク論理回路 Pending JPS60198618A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59052372A JPS60198618A (ja) 1984-03-21 1984-03-21 ダイナミツク論理回路
US06/712,753 US4686386A (en) 1984-03-21 1985-03-18 Power-down circuits for dynamic MOS integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59052372A JPS60198618A (ja) 1984-03-21 1984-03-21 ダイナミツク論理回路

Publications (1)

Publication Number Publication Date
JPS60198618A true JPS60198618A (ja) 1985-10-08

Family

ID=12912970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59052372A Pending JPS60198618A (ja) 1984-03-21 1984-03-21 ダイナミツク論理回路

Country Status (2)

Country Link
US (1) US4686386A (ja)
JP (1) JPS60198618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267614A (ja) * 1988-09-01 1990-03-07 Nec Ic Microcomput Syst Ltd マイクロコンピュータのシステムクロック回路

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
US4736119A (en) * 1987-02-04 1988-04-05 American Telephone And Telegraph Company, At&T Bell Laboratories Dynamic CMOS current surge control
US4881205A (en) * 1987-04-21 1989-11-14 Casio Computer Co., Ltd. Compact electronic apparatus with a refresh unit for a dynamic type memory
JP2643146B2 (ja) * 1987-05-14 1997-08-20 ソニー株式会社 マイクロコンピュータのクロック生成回路
US4920282A (en) * 1987-06-23 1990-04-24 Kabushiki Kaisha Toshiba Dynamic latch circuit for preventing short-circuit current from flowing during absence of clock pulses when under test
US4816700A (en) * 1987-12-16 1989-03-28 Intel Corporation Two-phase non-overlapping clock generator
US5025387A (en) * 1988-09-06 1991-06-18 Motorola, Inc. Power saving arrangement for a clocked digital circuit
JP2614514B2 (ja) * 1989-05-19 1997-05-28 三菱電機株式会社 ダイナミック・ランダム・アクセス・メモリ
US5123107A (en) * 1989-06-20 1992-06-16 Mensch Jr William D Topography of CMOS microcomputer integrated circuit chip including core processor and memory, priority, and I/O interface circuitry coupled thereto
US4968900A (en) * 1989-07-31 1990-11-06 Harris Corporation Programmable speed/power arrangement for integrated devices having logic matrices
JPH03116311A (ja) * 1989-09-29 1991-05-17 Toshiba Corp スリープモード制御方式
US5151855A (en) * 1989-10-19 1992-09-29 Saturn Corporation Multiple microprocessor single power supply system shutdown
US5218704A (en) 1989-10-30 1993-06-08 Texas Instruments Real-time power conservation for portable computers
US6158012A (en) * 1989-10-30 2000-12-05 Texas Instruments Incorporated Real-time power conservation and thermal management for computers
US5099140A (en) * 1990-08-31 1992-03-24 Advanced Micro Devices, Inc. Synchronous clock source selector
EP0474963A3 (en) * 1990-09-13 1992-04-15 Kabushiki Kaisha Toshiba Computer system having sleep mode function
JPH06502510A (ja) * 1990-10-12 1994-03-17 インテル・コーポレーション 電源が限られているコンピュータにおける低速メモリ・リフレッシュ
US5157634A (en) * 1990-10-23 1992-10-20 International Business Machines Corporation Dram having extended refresh time
US5378935A (en) * 1991-06-18 1995-01-03 Nokia Mobile Phones Ltd. Clock frequency adjustment of an electrical circuit
US5272398A (en) * 1991-09-12 1993-12-21 Otis Elevator Company Driver for power field-controlled switches with refreshed power supply providing stable on/off switching
US5379408A (en) * 1991-11-08 1995-01-03 Texas Instruments Incorporated Color palette timing and control with circuitry for producing an additional clock cycle during a clock disabled time period
JPH05259848A (ja) * 1992-03-11 1993-10-08 Nec Corp クロック発生装置
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh
US5343096A (en) * 1992-05-19 1994-08-30 Hewlett-Packard Company System and method for tolerating dynamic circuit decay
JP3742839B2 (ja) * 1992-07-21 2006-02-08 レジェリティ・インコーポレイテッド シャットダウンモードにおかれることが可能なクロック発生器
US5300831A (en) * 1992-09-04 1994-04-05 Pham Dac C Logic macro and protocol for reduced power consumption during idle state
US5420808A (en) * 1993-05-13 1995-05-30 International Business Machines Corporation Circuitry and method for reducing power consumption within an electronic circuit
US6031411A (en) 1993-06-28 2000-02-29 Texas Instruments Incorporated Low power substrate bias circuit
US5587675A (en) * 1993-08-12 1996-12-24 At&T Global Information Solutions Company Multiclock controller
US5442774A (en) * 1993-09-16 1995-08-15 Hewlett-Packard Company Microprocessor controller with automatic clock-rate switching
JP2838967B2 (ja) * 1993-12-17 1998-12-16 日本電気株式会社 同期型半導体装置用パワーカット回路
US5504910A (en) * 1994-02-02 1996-04-02 Advanced Micro Devices, Inc. Power management unit including software configurable state register and time-out counters for protecting against misbehaved software
US5752011A (en) 1994-06-20 1998-05-12 Thomas; C. Douglas Method and system for controlling a processor's clock frequency in accordance with the processor's temperature
US7167993B1 (en) 1994-06-20 2007-01-23 Thomas C Douglass Thermal and power management for computer systems
US5587672A (en) * 1995-09-25 1996-12-24 Neomagic Corp. Dynamic logic having power-down mode with periodic clock refresh for a low-power graphics controller
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
US5774703A (en) * 1996-01-05 1998-06-30 Motorola, Inc. Data processing system having a register controllable speed
US5758134A (en) * 1996-09-04 1998-05-26 Radisys Corporation Microprocessor embedded control system having an automatic clock slowdown circuit
DE19651075A1 (de) * 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
US5949261A (en) 1996-12-17 1999-09-07 Cypress Semiconductor Corp. Method and circuit for reducing power and/or current consumption
DE19654595A1 (de) 1996-12-20 1998-07-02 Pact Inf Tech Gmbh I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen
EP1329816B1 (de) 1996-12-27 2011-06-22 Richter, Thomas Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.)
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US6072348A (en) * 1997-07-09 2000-06-06 Xilinx, Inc. Programmable power reduction in a clock-distribution circuit
US8686549B2 (en) 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
DE19861088A1 (de) 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
US6061418A (en) * 1998-06-22 2000-05-09 Xilinx, Inc. Variable clock divider with selectable duty cycle
US6153948A (en) * 1998-08-13 2000-11-28 Cogan; Adrian I. Electronic circuits with wide dynamic range of on/off delay time
KR20000026987A (ko) * 1998-10-22 2000-05-15 구자홍 절전모드 제어장치 및 방법
JP2000174615A (ja) * 1998-11-27 2000-06-23 Renyo Handotai Kofun Yugenkoshi 集積回路の内部クロック周波数を自動補正する方法と装置
US6094071A (en) * 1999-03-15 2000-07-25 International Business Machines Corporation Initialization of floating body dynamic circuitry
JP2004506261A (ja) 2000-06-13 2004-02-26 ペーアーツェーテー　イクスペーペー　テクノロジーズ　アクチエンゲゼルシャフト パイプラインｃｔプロトコルおよびｃｔ通信
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US9037807B2 (en) 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
US7844796B2 (en) 2001-03-05 2010-11-30 Martin Vorbach Data processing device and method
JP2004533691A (ja) * 2001-06-20 2004-11-04 ペーアーツェーテー　イクスペーペー　テクノロジーズ　アクチエンゲゼルシャフト データを処理するための方法
US6611158B2 (en) * 2001-07-24 2003-08-26 Koninklijke Philips Electronics N.V. Method and system using a common reset and a slower reset clock
US6768362B1 (en) 2001-08-13 2004-07-27 Cypress Semiconductor Corp. Fail-safe zero delay buffer with automatic internal reference
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US6566918B1 (en) 2001-08-28 2003-05-20 Xilinx, Inc. Divide-by-N clock divider circuit with minimal additional delay
US6714057B2 (en) * 2001-08-28 2004-03-30 Xilinx, Inc. Multi-purpose digital frequency synthesizer circuit for a programmable logic device
US6445228B1 (en) 2001-08-28 2002-09-03 Xilinx, Inc. Programmable even-number clock divider circuit with duty cycle correction and optional phase shift
US7434191B2 (en) 2001-09-03 2008-10-07 Pact Xpp Technologies Ag Router
US8686475B2 (en) 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
WO2003060747A2 (de) 2002-01-19 2003-07-24 Pact Xpp Technologies Ag Reconfigurierbarer prozessor
US8914590B2 (en) 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US6646473B1 (en) * 2002-06-13 2003-11-11 Sun Microsystems, Inc. Multiple supply voltage dynamic logic
AU2003286131A1 (en) 2002-08-07 2004-03-19 Pact Xpp Technologies Ag Method and device for processing data
US7657861B2 (en) 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
WO2004038599A1 (de) 2002-09-06 2004-05-06 Pact Xpp Technologies Ag Rekonfigurierbare sequenzerstruktur
US7093153B1 (en) * 2002-10-30 2006-08-15 Advanced Micro Devices, Inc. Method and apparatus for lowering bus clock frequency in a complex integrated data processing system
JP4700611B2 (ja) 2003-08-28 2011-06-15 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト データ処理装置およびデータ処理方法
CN101171563A (zh) * 2005-05-10 2008-04-30 Nxp股份有限公司 用于异步数字电路的睡眠看门狗电路
US7421609B2 (en) * 2005-07-14 2008-09-02 Kabushiki Kaisha Toshiba Method, system and apparatus for producing a clock with desired frequency characteristics
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
WO2007082730A1 (de) 2006-01-18 2007-07-26 Pact Xpp Technologies Ag Hardwaredefinitionsverfahren
US20100272811A1 (en) * 2008-07-23 2010-10-28 Alkermes,Inc. Complex of trospium and pharmaceutical compositions thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS533120A (en) * 1976-06-30 1978-01-12 Canon Inc Control circuit
US4293927A (en) * 1979-12-12 1981-10-06 Casio Computer Co., Ltd. Power consumption control system for electronic digital data processing devices
US4317180A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Clocked logic low power standby mode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267614A (ja) * 1988-09-01 1990-03-07 Nec Ic Microcomput Syst Ltd マイクロコンピュータのシステムクロック回路

Also Published As

Publication number Publication date
US4686386A (en) 1987-08-11

Similar Documents

Publication Publication Date Title
JPS60198618A (ja) ダイナミツク論理回路
JP2770760B2 (ja) 電力分散マルチプロセッサ
KR970028922A (ko) 퍼스컴을 사용한 수치제어장치 및 그 제어방법
US5481697A (en) An apparatus for providing a clock signal for a microprocessor at a selectable one of a plurality of frequencies and for dynamically switching between any of said plurality of frequencies
KR19990063061A (ko) 반도체 집적 회로 장치
US5625311A (en) System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed
JPS62187920A (ja) 可変周波数クロツク信号発生器
JPH11205293A (ja) 内部クロック同期化方法および内部クロック同期化回路
JP2643579B2 (ja) マイクロコンピュータ
JPS5862720A (ja) デ−タ処理装置におけるクロツク信号供給制御方法
JP3125749B2 (ja) 同期型半導体メモリ
EP1705815A1 (en) A digital clock switching means
JPH0479003B2 (ja)
JPH03116210A (ja) データ処理システム
JP2002132375A (ja) クロック信号制御回路
JP2653281B2 (ja) 多相クロック制御回路
JPH05165543A (ja) クロック補償回路を備えた半導体集積回路
JPS63181018A (ja) マイクロプロセツサ
JPS61122733A (ja) マイクロプロセツサ装置
JP2789755B2 (ja) 同期式半導体記憶装置
JPS62191910A (ja) クロツク制御方式
JPS6348203B2 (ja)
JPS6260195A (ja) リフレツシユ制御回路
JPH04349539A (ja) マイクロプロセッサの運転制御方式
JPS61128309A (ja) リセツト制御回路