JPS60199220A - タイマ回路 - Google Patents

タイマ回路

Info

Publication number
JPS60199220A
JPS60199220A JP5672184A JP5672184A JPS60199220A JP S60199220 A JPS60199220 A JP S60199220A JP 5672184 A JP5672184 A JP 5672184A JP 5672184 A JP5672184 A JP 5672184A JP S60199220 A JPS60199220 A JP S60199220A
Authority
JP
Japan
Prior art keywords
output
signal
time
circuit
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5672184A
Other languages
English (en)
Other versions
JPH0317248B2 (ja
Inventor
Kenji Kano
賢次 加納
Shintaro Mori
信太郎 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5672184A priority Critical patent/JPS60199220A/ja
Publication of JPS60199220A publication Critical patent/JPS60199220A/ja
Publication of JPH0317248B2 publication Critical patent/JPH0317248B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、タイマ回路に関するものである。
〔従来技術〕
従来、抵抗、コンデンサを時限要素として用いたタイマ
回路にワンシッットパルス発生回路があった。しかしな
がらワンショントバルス発生回路は、入力周波数ととも
にそのデユーティを単調に増やしたい場合、入力周波数
が、出力パルスのデユーティ100%に相当する周波数
を越えると、急に出力パルスのデユーティが下がってし
まうという欠点があった。
この様子を第1rI!Jに示す従来のワンシタントパル
ス発生回路の回路図と、第2図、第3図に示す動作波形
図をもとに説明を行なう。
入力端子INを介してRSフリップフロップ1のリセッ
ト端子Rにトリガ信号aが与えられると、そのQ出力す
はLレベルとなりトランジスタ2はOFFする。したが
って時限容量4(容量値Cτ)は時限抵抗3(抵抗値R
τ)を介して与えられる電源電圧Vccによって充電を
はじめる。そして、この充電電圧Cが比較器5の反転入
力端子に与えられている基準電圧V refをこえると
、該比較器5の出力dはHレベルとなり、RSフリップ
フロップ1はセットされ、そのQ出力すはHレベルとな
る。
したがってワンショットパルス発生回路の出力eがHレ
ベルとなっているタイマ時間、すなわちRSフリップフ
ロップ1のQ出力すがLレベルとなっている時間Tτは
、時限抵抗3(抵抗値Rτ)、時限容量4(容量値Cτ
)、基準電圧Vrefによって決定される。
第2図に示すのは、入力トリガ信号の間隔が割合粗く、
ワンシヨットのパルス幅Tτより大きい周期で入力トリ
ガ信号aが印加される場合である。
この場合、全てのトリガ信号によってこの回路は動作す
る。
一方、第3図に示すのは、入力トリガ信号の間隔が狭く
、ワンシッソトパルスが出ている間に、再びトリガ信号
が与えられる場合である。この場合、ワンシ四ントバル
スeが出ている間RSフリップフロップ1のQ出力すは
Lレベルであるので、この時リセット端子Rにトリガ信
号aが再入力されてもこの信号は無視される。
したがってこの回路の入力周波数と、デユーティとの関
係は第4図に示すようになり、出力パルスのデユーティ
が100%を越えた時点で該デユーティが急激に50%
まで下がってしまう。
このような欠点を除去した回路として従来、第5図に示
すものがある0図において、11は微分回路、12はそ
のベースに微分回路11の出力が印加されるトランジス
タ、13は時限抵抗、14は時限容量、15は比較器で
ある。
この回路において、入力端子INに与えられたトリガ信
号aはその立上りにおいて微分回路11により微分され
、その狭い微分パルスbの時間、トランジスタ12がO
Nして時限容量14 (容量値Cτ)の電荷が抜かれる
。上記微分パルスbがなくなるとトランジスタ12偏は
OFFし、電源電圧Vccが抵抗13(抵抗値R)を介
して容量14に充電される。そしてこの充電電圧Cが基
準電圧Vre4の値に達するまで比較器15はHレベル
の信号を出力する。
第5図の回路において、トリガ信号の間隔が広い場合、
狭い場合の動作をそれぞれ第6図、第7図に示す、この
回路においては、上記トリガ信号の間隔が狭い場合にお
いても、該トリガ信号が無視されることはなく、第8図
に示すように入力周波数が、出力パルスのデユーティ1
00%に相当する周波数を越えた場合にもタイマ出力パ
ルスのデユーティは100%が維持され、第1図の回路
のようにデユーティが下がることはない。
ところでこの第5図の回路におけるタイマの時間、すな
わち電圧比較器15の出力がHレベルになっている時間
は、微分回路11の出力の微分パルスrlJと、容量1
4が抵抗13を通じて充電され、基準電圧V refに
なるまでの時間の和である。従って微分パルス中が正確
か、十分短いものでなければタイマ時間の精度はでない
ことになる。しかるに微分パルス中を正確な巾とするた
めには、この回路を集積回路化した場合、外付の抵抗、
容量が必要となり、好ましくない、また微分パルスを十
分狭いパルス中にした場合は、時限容量の電荷を十分抜
き出すことができなくなり、やはり好ましくない。
〔発明の概要〕
本発明は、かかる点に鑑みてなされたもので、入力トリ
ガ信号の立上りにおいて微分パルス信号を発生する微分
パルス発生回路、及び上記入力トリガ信号から上記微分
パルス信号を取り去った信号によりリセットされるRS
フリフブフロンプを設け、上記微分パルス信号又はRS
フリップフロップの出力を時限容量への充放電を制御す
るトランジスタのベースに印加することにより、出力パ
ルスのデユーティが100%に相当する周波数を越える
入力周波数に対しても該デユーティを100%に維持で
きるとともに、それぞれ1個の時限容量、抵抗及び基準
電圧だけで正確にタイマ時間を決定できるタイマ回路を
提供することを目的としている。
〔発明の実施例〕
以下、この発明の実施例を図について説明する。
第9図に本発明の一実施例によるタイマ回路を示す0図
において、20は入力トリガ信号aの立上りにおいて微
分パルスbを発生する微分パルス発生回路、22は入力
トリガ信号aから微分パルスbの発生期間、信号を除去
する第1の論理回路、24は第1の論理回路22出力C
によりリセットされるRSフリップフロップ、23は該
RSフリップフロップ24の非反転出力dと上記微分パ
ルスbとの論理和信号eを作る第2の論理回路、27及
び26は電源Vccと接地間に直列接続された時限抵抗
及び時限容量、Vccは電源電圧、25は上記第2の論
理回路23出力eにより時限容量26の充放電を制御す
るトランジスタ、28は時限容量26の充電電圧fと基
準電圧V refとを比較し、その比較結果に応じて上
記RSフリンプフロソブ24をセントする電圧比較器で
ある。なおIN、OUTはそれぞれ本タイマ回路の人、
出力端子である。
第10図はトリガ信号の間隔が広い場合の第9図の回路
の動作波形を示す。
次に第10図を用いて、第9図の回路動作に1いて説明
する。
ス中の微分パルス信号すを発生する。入力トリガ信号a
からこの微分パルス信号すに相当する期間を除去した信
号Cが第1の論理回路22により作成され、該信号Cに
よってRSフリップフロップ24はリセットされそのQ
出力dはHレベルになる。該Q出力dと微分パルスbと
の論理和信号eが第2の論理回路23により作成され、
該信号eによってトランジスタ25は信号Cの立ち上が
りとともに0FFt、、これにより時限容量26は電源
電圧Vccによって充電されはじめる。電圧比較器2日
の出力gは時限容量26の充電電圧fが基準電圧Vre
fを越えた時点でHレベルとなり、これによってRSフ
リップフロップ24はセットされそのd出力りはLレベ
ルとなる。
ここで第10図中に破線で示したように微分パルス幅が
変化しても、タイマ時間Tτは変化しない、なぜならこ
の回路におけるタイマ時間、すなわちRSフリップフロ
ンブのd出力りがHレベルとなっている時間は、微分パ
ルスが立下がってから、すなわちトランジスタがOFF
となってから、時限容量の充電電圧がV refになる
までであり、そのタイマ時間巾TτはRr−Cτの時定
数と■refの値のみで決まり、微分パルス発生回路2
0の出力パルスlxには関係しないからである。
第11図にはトリガ信号の間隔が狭い場合、すなわちタ
イマ時間のうちに再びトリガ信号があった場合の第9図
の回路動作を示している。すなわちRSフリソプフロン
プ24のQ出力dがLレベルの時、入力トリガ信号があ
ると、微分パルス信号すが第2の論理回路23の出力信
号eとしてトランジスタ25のベースに加わる。従って
時限容量26の充電電圧fが基準電圧V refに達す
るまでに該容量26は放電されてしまい、該時限容量2
6はこの時点から再び充電を開始する。この時トリガ信
号の間隔が狭ければ以上の動作が繰り返されることとな
り、その結果電圧比較器28の出力gはHレベルとなる
ことはなく、RSクリップフロップ24はリセットされ
たままで、そのd出力はHレベルのままである。すなわ
ち第9図の回路では、入力周波数が、出力パルスのデユ
ーティが100%に相当する周波数を越えるような周波
数の場合、上記出力パルスのデユーティは100%が維
持される。
このように、本実施例では、出力パルスのデユーティが
100%に達するまでは、トランジスタ25は微分パル
ス信号に関係しないRSフリップフロップ24の出力d
で制御されるので、それぞれ1個の時限容量1時限抵抗
及び基準電圧だけでタイマ時間を容易に設定でき、集積
回路化に適し、かつそのタイマ時間も正確なものを得る
ことができる。また入力トリガ信号の周波数が、出力パ
ルスのデユーティが100%となる周波数を越えるよう
な周波数になった場合には、上記トランジスタ25は微
分パルス信号で制御されるので、上記出力パルスのデユ
ーテイは100%を維持できる。
従って本実施例によるタイマ回路は、特にF−V変換器
、モータスピード制御用の応用に通しており、その実用
的価値は非常に大である。
〔発明の効果〕
以上のように、本発明によれば、入力トリガ信号の立上
りにおいて微分パルス信号を発生する微分パルス発生回
路、及び上記入力トリガ信号から上記微分パルス信号を
取り去った信号によりリセットされるRSフリップフロ
ンプを設け、上記微分パルス信号又はRSフリップフロ
ップの出力を時限容量への充放電を制御するトランジス
タのベースに印加するようにしたので、出力パルスがデ
ユーティ100%に相当する周波数を越えるような入力
周波数に対しても、デユーティ100%を維持できると
ともに、時限用の1個の容量、1個の抵抗と基準電圧だ
けで正確にタイマ時間を決めることができる効果がある
。
【図面の簡単な説明】
第1図は従来のタイマ回路の一例を示す図、第2図及び
第3図は第1図の回路の動作を示す波形図、第4図は第
1図の回路の入力周波数に対する出力のデユーティを示
す図、第5図は従来のタイマ回路の別の例を示す図、第
6図及び第7図は第5図の回路動作を示す波形図、第8
図は第5図の回路の入力周波数に対する出力のデユーテ
ィを示す図、第9図は本発明の一実施例によるタイマ回
路を示す図、第10図及び第11図は第9図の回路動作
を示す図である。 図において、2÷は微分パルス発生回路、22は第1の
論理回路、23は第2の論理回路、24はRSSフリッ
プフロップ25はトランジスタ、26は時限容量、27
は時限抵抗、28は電圧比較器、V refは基準電圧
、Vccは電源電圧である。 )− 代理人 大岩増雄 第1図 第2図 一7H−−に−−Tτ− 第3図 第4図 人力Jf浦数 − 第5図 第6図 =Tて−−Tr−−Tτ− 第7図 第8図 入力用yLλ □ 第9図 n 第10図 −Tt−−Tで−−■乞−

Claims (1)

    【特許請求の範囲】
  1. (1)入力トリガ信号の立ち上がりにおいて微分パルス
    信号を発生する微分パルス発生回路と、前記入力) I
    Jガ信号から前記微分パルス発生回路の出力信号が発生
    している間だけ信号をとり去る第1の論理回路と、該第
    1の論理回路の出力によりリセットされるRSフリンプ
    フロソブと、前記微分パルス発生回路の出力と前記RS
    フリップフロップの非反転出力との論理和を作る第2の
    論理回路と、電源と接地間に直列接続された時限抵抗及
    び時限容量と、前記第2の論理回路の出力に応じて前記
    時限容量の充放電を制御するトランジスタと、前記時限
    容量の充電電圧と基準電圧とを比較し該比較結果に応じ
    て前記RSフリンプフロンブをセントする電圧比較器と
    を備え、前記RSフリンプフロソプの出力をタイマ出力
    としたことを特徴とするタイマ回路。
JP5672184A 1984-03-23 1984-03-23 タイマ回路 Granted JPS60199220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5672184A JPS60199220A (ja) 1984-03-23 1984-03-23 タイマ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5672184A JPS60199220A (ja) 1984-03-23 1984-03-23 タイマ回路

Publications (2)

Publication Number Publication Date
JPS60199220A true JPS60199220A (ja) 1985-10-08
JPH0317248B2 JPH0317248B2 (ja) 1991-03-07

Family

ID=13035350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5672184A Granted JPS60199220A (ja) 1984-03-23 1984-03-23 タイマ回路

Country Status (1)

Country Link
JP (1) JPS60199220A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632433A (ja) * 1992-07-20 1994-02-08 Shibuya Kogyo Co Ltd 容器搬送用ガイド装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632433A (ja) * 1992-07-20 1994-02-08 Shibuya Kogyo Co Ltd 容器搬送用ガイド装置

Also Published As

Publication number Publication date
JPH0317248B2 (ja) 1991-03-07

Similar Documents

Publication Publication Date Title
US5990753A (en) Precision oscillator circuit having a controllable duty cycle and related methods
JPH0511805B2 (ja)
JPS55109968A (en) Frequency decision circuit
JPH0239133B2 (ja)
JPH0317248B2 (ja)
CN1041877C (zh) 单稳态多谐振荡器
JPH10313235A (ja) V/f変換回路
JPH0391317A (ja) 比較回路
JP2528131B2 (ja) 電子機器に電流を供給する回路装置
JPH028146B2 (ja)
JPH0728736Y2 (ja) 電圧−周波数変換回路
JPH0313794Y2 (ja)
JP2712522B2 (ja) 誘導加熱調理器
JPH0122273Y2 (ja)
JP2513285B2 (ja) サンプリングパルス発生回路
JPS5814095B2 (ja) 波形整形回路
SU1211885A1 (ru) Преобразователь интервала между импульсами в длительность импульсов
JPH0241954Y2 (ja)
JPS5839419Y2 (ja) 電流リセット回路
JPH028350B2 (ja)
JPH02162821A (ja) チャタリング除去回路
JPH0377534U (ja)
JPH0974343A (ja) 電流制限回路
JPS5932008B2 (ja) 制限周波数発振器
JPH08237087A (ja) チャタリング除去回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees