JPS60200570A - 電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 不発−明は電子装置、特にショットキ障壁接合電極を有
する電子装置、たとえば、ショットキ障壁バリア型電界
効果トランジスタに関する。

〔背景技術〕

低雑音、高遮断周波数、高出力等の特長を有するマイク
ロ波トランジスタとして、閃亜鉛鉱型結晶構造の基体を
基にして形成された砒化ガリウム電界効果１−ランジス
タ（ＧａＡｓ−ＭＥ　Ｓ−Ｆ　ＥＴ）が広く知られてい
る。また、このＧａＡｓ−Ｍ　Ｅ　Ｓ・ＦＥＴの一つと
して、ショットキ障壁ゲート電界効果トランジスタ（Ｓ
ＢＧ−ＦＥＴ）がある。５ＢＧ−ＦＥＴはｎ導電型の能
動領域主面に設けられたオーミック接触構造のソース、
ドレイン電極と、その中間に一つあるいは二つ設けられ
たショットキ接合構造のグー１−電極とからなり、シン
グルゲート構造あるいはデュアルグー１−構造を構成し
いてる。ところで、前記電界効トランジスタにおいて、
グー１−電極を構成する材料は、たとえば、電子材料、
１９８０年、４月号、７４〜７８頁（マイクロ波トラン
ジスタ）にも記載されているように、アルミニウム（Ａ
Ｑ）あるいはりフラクトリメタルが主流である。そして
、同文献にも記載されているように、信頼度的にみた場
合、少なくとも素子（チップ）が気密封止されている限
りにおいては、ＡＩ２が最も安定である。

ところで、製品コストの低減化が促進されている製品に
おいては、パッケージはパッケージコストが安くかつ大
量生産に向くレジンパッケージが主流である。

しかし、ゲート電極としてＡＱあるいはリフラフ１〜リ
メタルであるタングステン（Ｗ）を用い、かつパッケー
ジがレジンパッケージである製品は、信頼度的に問題が
あることが本発明者によってあきらかにされた。

すなわち、この種のレジンパッケージ製品を逆バイアス
強制試験にかけてみると、シリコンデバイスであるＭＯ
Ｓ　−ＦＥＴｊｌｕ品のおよそ半分の時間で特性劣化が
起きてしまう。このような不良品の内部を分解して調べ
てみると、その殆どはゲート電極を形成しているＡＱが
腐食していたり、あるいは全く消失している状態を呈し
ている。これは、レジンパッケージ製品が悪い環境で使
用されると、早期に特性が劣化することを意味し、信頼
度的に好ましくない。一方、電極としてＷを用いること
も考えられるが、Ｗはリフラクｌ〜リメタル（高耐熱性
材料）であることから耐熱性、耐腐食性には優れている
が、金（Ａｕ）からなるとワイヤとの接続が悪く、ボン
デビリティの信頼度が低くなり、歩留りの低下を引き起
こしたり、あるいは量産性が悪くなる等の難点があるこ
とともなって好ましくない。

〔発明の目的〕

本発明の目的は耐熱性、耐腐食性、ボンダビリティ等に
優れた信頼度の高い電子装置を提供することにある。

本発明の他の目的は量産性に優れた安価な電子装置を提
供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらからなるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明のＧａＡｓショッ１〜キ障壁ゲート電
界効果トランジスタにあっては、ゲート電極は二層とな
っていて、耐熱性、耐腐食性に優れたＷ層がＧａＡｓ基
板の主面に直接形成されているとともに、このＷ層上に
電気抵抗率および材料コストが安くかつボンダビリティ
が優れたＡ２層が形成されたことによって、電極の耐熱
性、耐腐食性が向上するとともに、ワイヤとのボンダビ
リティも向上することから信頼性の高い電界効果トラン
ジスタを提供することができる。また、電気抵抗の低い
ＡＱを使用することから特性の向上が図れる。

さらに、材料コストの安いＡＱが使用できること、およ
びボンダビリティの向上が図れることによる量産性の向
上によって、電界効果トランジスタの製造コストの軽減
が達成できるものである。

〔実施例〕

第１図は本発明の一実施例によりＧａＡｓショットキ障
壁ゲート電界効果１−ランジスタチップの概略を示す平
面図、第２図は同じく第１図の■−■線における断面図
、第３図〜第６図は同じく製造状態を示す断面図であっ
て、第３図は同じくチップ製造におけるメサエッチング
後のウェハの断面図、第４図は同じく拡散工程後のウェ
ハの断面図、第５図は同じくソース、ドレイン電極形成
後のウェハの断面図、第６図はゲート電極形成後のウェ
ハの断面図である。

この実施例のＧａＡｓショットキ障壁ゲート電界効果ト
ランジスタチップ（以下、単にチップと称す。）は、第
１図および第２図に示すように、ソース電極１とドレイ
ン電極２との間に一本のゲート電極３を設けた、シング
ル・グー１〜構造となっている。なお、第１図では、素
子（チップ）４の表面を部分的に被う第２図に示すパッ
シベーション膜５は省略されている。また、第１図に示
す二点鎖線枠領域は各電極のポンディングパッド領域６
であり、この領域は前記パッシベーション膜５に被われ
ない領域であって１．チップ４の外部との間に亘って配
設されるワイヤが接続される領域である。

チップ４は第３図〜第６図に示す工程を経て第１図およ
び第２図に示すようなチップ４となる。

以下、これらの図を参照しながらチップ４の製造につい
て説明する。

最初に第３図に示されるように、化合物半導体薄板（ウ
ェハ）７が用意される。このウェハ７は半絶縁性のＧａ
Ａｓの基板８の主面にたとえば、１μｍ程度の厚さのエ
ピタキシャル層９を有している。このエピタキシャル層
９はｎ形となっている。

また、このウェハ７はその主面を部分的にエツチングさ
れ、島状にメサ部１０が設けられている。

前記エツチングはエピタキシャル層９よりも深く行われ
、このメサ部１０には索子が形成される。

つぎに、このメサ部１０およびその周縁の基板８の主面
には常用のホトリソグラフィおよび蒸着法によって、厚
さ１００ＯＡ〜１μｍ程度のＷ層１１が形成される。こ
のＷ層１１はグー１〜電極３を構成する下層となり、第
１図にも示されるように、メサ部１０上では数μｍの幅
に細く延在しメサ部１０から外れる部分から幅広となり
かつ掘曲し、その先端は、矩形のボンディング領域（パ
ッド）１２を有するパターンとなっている。

つぎに、第４図に示されるように、メサ部１０の主面に
は前記Ｗ層１１マスクとしてシリコンが打ち込まれ、深
さ０．５μｍ程度のｎ＋形のオーミックコンタクト層１
２が形成される。

つぎに、第５図に示されるように、ウェハ７の主面全域
にはリンガラス膜（ＰＳＧ膜と称す）　１３が形成され
るとともに、ソース電極１およびドレイン電極２を形成
する領域のＰＳＧ膜１膜部３部分去され、かつこの除去
部分（コンタクト孔）にはソース電極１およびドレイン
電極２が常用のホトリソグラフィ、蒸着、リフトオフ法
によって形成される。両電極はともに同一構成となり、
たとえば、最下層が厚さ１３００ＡのＡ　ｕ　−Ｇ　ｅ
層１４、そのＡｕ−Ｇｅ層１４上に形成された厚さ３０
０ＡのＮｉ層１５．Ｎｉ層１５上に形成された厚さ４５
００Ａの最上層のＡｕ層１６と、からなっている。

つぎに、第６図に示さＪしるように、ウニハフ主面全域
にはホトレジスト膜１７が形成されるとともに、このホ
トレジスト膜１７は常用のホ１へリソクラフィ技術によ
ってＷ層１１に対応する部分が除去され、この除去部分
にはＡＱ層１８が、蒸着。

部分エツチングによって形成される。このＡＱ層１８は
余り厚過ぎるとパターニング性が悪いことから余り厚く
はできないが、薄過ぎるとゲー１へ電極３の電気抵抗を
下げる効果およびワイヤとのボンダビリティが悪くなる
ことから、最低値でたとえば、０．５μｍ程度必要であ
る。

その後、ウェハ７の主面全域をパッシベーション１漠５
で被うとともに、常用のホトリソグラフィ法によってポ
ンディングパッドを形成する部分のパッシベーション膜
５を除去し、各電極のポンディングパッド１９を露出さ
せ、ウェハ７を格子状に分断して、第１図および第２図
に示すようなチップ４を製造する。

このようなチップ４は支持板に固定されるとともに、各
ポンディングパッド１９と外部端子となるリードの内端
とはワイヤによって接続され、さらにレジンパッケージ
によって封止されて電界効果トランジスタとなる。

〔効果〕

■０本発明の電界効果トランジスタは、ゲート電極３は
ＷとＡＱとからなる二層構造となっている。

そしてＧａＡｓ基板には耐熱性、耐腐食性のＷが直接接
触していることから、ゲート電極３は耐熱性、耐腐食性
に対して優れ、トランジスタの信頼度が高くなる。

２、ゲート電極３の上層は電気抵抗率が低く、ワイヤと
のボンダビリティも良好でかつ材料コストも安いＡＱに
よって形成されている。このため、ゲート電極３の電気
抵抗率の低減によって相互コンダクタンスが向上し、高
周波特性が向上する。

３、上記２から、ゲート電極３の表面はワイヤとのボン
ダビリティが良好なＡＭが露出していることから、ワイ
ヤとの接続の信頼度が向上し、製造歩留りの向上および
それによる量産性の向上が達成できる。

４、上記２から、ゲート電極３には材料コストの安いＡ
Ｑが使用されていることから、グー１−電極３のコスト
の軽減が達成できる。

５、上記１〜４により、信頼度の高いＧａＡｓショット
キ障壁ゲート型電界効果トランジスタを安価に提供する
ことができるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、ゲート電極３
の下層は他のリフラフ１−リメタル、たとえば、Ｃｙ、
Ｍｏ等の金属を用いても同様な期果が得られる。特にＭ
ｏは加工性が良いのでパターンの微細化には適している
。

また、グー１〜電極３は第７図で示すように、ソース電
極１およびドレイン電極２を形成する際、Ｗ層１１を被
うＰＳＧ膜１膜製３去してＷｌｌ上にソ ースミ極１およびドレイン電極２と同様にＡ　ｕ　−Ｇ
　ｃＮ　Ｌ　４　、　Ｎ　ｉ　Ｎ　ｌ　５　、　Ａ　ｕ
　ｌｆｌ　１６を形成しても良い。この構造は前記実施
例に比較してＷＪＷＩＩ上に形成するゲート電極３構成
層を形成する工程が減る特長がある。また、この構造は
グー１−電極３の最上層がボンダビリティの良好なＡｕ
となっていることから、ボンディングの信頼度の向上お
よびそオしによる量産体勢の向上も達成できる効果が得
られる。

〔利用分野〕

以上の説明では主として本発明者によってなさｆｉｔだ
発明をその背景となった利用分野であるショットキ障壁
ゲート型電界効果トランジスタの製造技術に適用した場
合について説明したが、それに限定されるものではなく
、たとえば、ショットキ障壁ゲート型電界効果１−ラン
ジスタを組み込んだＩＣ等の製造技術などに適用できる
。

本発明は少なくともショットキ障壁接合電極を有する電
子装置には適用できる。

【図面の簡単な説明】

第１図は、本発明の一実施例によるＧａＡｓショットキ
障壁ゲート電界効果トランジスタチップの概略を示す平
面図、 第２図は、同じく第１図の■−■線における断面図、 第３図は、同じくチップ製造におけるメサエッチング後
のウェハの断面図、 第４図は、同じくチップ製造における拡散工程後のウェ
ハの断面図、 第５図は、同じくチップ製造におけるソース。 ドレイン電極形のウェハの断面図、 第６図は、同じくチップ製造におけるゲート電極形成後
のウェハの断面図、 第７図は、本発明の他の実施例によるＧａＡｓショット
キ障壁ゲー１〜電界効果トランジスタチップの製造状態
を示す断面図である。 ■・・・ソース電極、２・・・ドレイン電極、３・・・
ゲート電極、４・・・チップ、５・・・パッシベーショ
ン膜、６・・・ポンディングパッド領域、７・・・化合
物半導体薄板（ウェハ）、８・・・基板、９・・・エピ
タキシャル層、ＩＯ・・・メサ部、１１・・・Ｗ層、１
２・・・オーミックコンタクト層、１３・・・ＰＳＧ膜
（リンガラス膜）１４・−Ａｕ−Ｇｅ層、１５−Ｎｉ層
、　１６　＝Ａ　ｕ層、１７・・・ホトレジスト膜、１
８・・・ＡＱ層、１９・・・ポンディングパッド。 代理人　弁理士　高橋　明夫 第　１　図 第　２　図 第３図 グ 第　４　図

Claims (1)

1. 【特許請求の範囲】 １、化合物半導体基板の主面にショットキ障壁接合によ
   って形成された電極を有する電子装置であって、前記電
   極は多層構造となり、最下層は耐腐食性でかつ高耐熱性
   の材料で形成され、他の層は電気抵抗が小さくかつ最上
   層はボンダビリティの良好な材料で形成されていること
   を特徴とする電子装置。 ２、前記電極はＧａＡｓ基板の主面に形成された電界効
   果トランジスタのグー１−電極であり、電極は直接Ｇａ
   Ａｓの主面に形成されたＷまたはＣｒからなる層と、こ
   の層上に形成されＡＱからなる層と、からなっているこ
   とを特徴とする特許請求の範囲第１項記載の電子装置。