JPS60201380A - 発光表示装置 - Google Patents
発光表示装置Info
- Publication number
- JPS60201380A JPS60201380A JP59058862A JP5886284A JPS60201380A JP S60201380 A JPS60201380 A JP S60201380A JP 59058862 A JP59058862 A JP 59058862A JP 5886284 A JP5886284 A JP 5886284A JP S60201380 A JPS60201380 A JP S60201380A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- light
- layer
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010410 layer Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、電流制限回路を内蔵したモノリシック形の発
光表示装置に関する。
光表示装置に関する。
（ロ）従来技術
従来、単一基板に複数の発光素子を配置形成したモノリ
シック形の発光表示装置を駆動する場合、各発光素子の
過電流破壊を防止するために外部駆動回路に電流制限抵
抗を外付けしている。
シック形の発光表示装置を駆動する場合、各発光素子の
過電流破壊を防止するために外部駆動回路に電流制限抵
抗を外付けしている。
このため、モノリシック形の発光表示装置自体の小型化
を図っても電流制限抵抗を内蔵してないので、外部駆動
回路に電流制限抵抗を外付けしなｔすればならない。即
ち、実装面積が比較的大きなものになり、実装作業に手
間がかかるという欠点がある。
を図っても電流制限抵抗を内蔵してないので、外部駆動
回路に電流制限抵抗を外付けしなｔすればならない。即
ち、実装面積が比較的大きなものになり、実装作業に手
間がかかるという欠点がある。
これらの原因により、本装置が実装される機器の小型化
を図るのが回能である。
を図るのが回能である。
（ハ）目的
本発明は、発光表示装置の外部駆動回路の実装面積を小
さくし、且つ、実装作業の容易である発光表示装置を提
供することを目的としている。
さくし、且つ、実装作業の容易である発光表示装置を提
供することを目的としている。
（ニ）構成
本発明に係る発光表示装置は、マトリクス状に配列され
た各発光素子のうち、各判御配列される発光素子を接続
する上部電極と、各行に配列される各発光素子の共通電
極としての下部電極とを具備したモノリシック形の発光
表示装置であって、前記上部電極と下部電極との間で、
且つ、前記発光素子と直列に抵抗層を介在したことを特
徴とする。
た各発光素子のうち、各判御配列される発光素子を接続
する上部電極と、各行に配列される各発光素子の共通電
極としての下部電極とを具備したモノリシック形の発光
表示装置であって、前記上部電極と下部電極との間で、
且つ、前記発光素子と直列に抵抗層を介在したことを特
徴とする。
（ボ）実施例
第１図は本発明の一実施例を略示した斜視図である。
ｌＯは、例えばＧａＡｓからなる半絶縁基板であり、２
０は、前記半絶縁基板ｌＯの表面に形成するＮ層層から
なる帯状の下部電極であり、各行ごとに配列された各発
光素子４０の共通電極である。
０は、前記半絶縁基板ｌＯの表面に形成するＮ層層から
なる帯状の下部電極であり、各行ごとに配列された各発
光素子４０の共通電極である。
３０は、キャリア濃度の小さい比抵抗の大きいＮ一層か
らなる抵抗層であり、前記下部電極３０と後述する各発
光素子４０との間にそれぞれ比較的厚く形成されている
。
らなる抵抗層であり、前記下部電極３０と後述する各発
光素子４０との間にそれぞれ比較的厚く形成されている
。
４０は、２層４１ ＮＮ４２から構成される発光素子で
あり、それぞれマトリクス状に配列されている。
あり、それぞれマトリクス状に配列されている。
この発光素子４０は前記抵抗層３０の表面にＮ層４２を
その上部に２層４１が形成されている。
その上部に２層４１が形成されている。
５０ば、各列ごとに配列された各発光素子４０のコンタ
クト層４３に接続されるＡｌ或いは篩等からなる上部電
極である。
クト層４３に接続されるＡｌ或いは篩等からなる上部電
極である。
次に、上述した実施例に係る発光表示装置の製造工程を
説明する。
説明する。
■ 半絶縁基板ｌＯの表面にＮ”−ＧａＡｓをエピタキ
シャル成長させることにより、下部電極２０を形成する
。
シャル成長させることにより、下部電極２０を形成する
。
■ 前記下部電極２０の表面にＮ”−−ＧａＡｓを所望
の膜厚でエピタキシャル成長させることにより、抵抗ｍ
ａｏを形成する。
の膜厚でエピタキシャル成長させることにより、抵抗ｍ
ａｏを形成する。
■ 前記抵抗層３０の表面にＮ−ＧａＡｌＡｓをエピタ
キシャル成長させることによりＮ層４２を形成する。
キシャル成長させることによりＮ層４２を形成する。
■ 前記Ｎ層４２の表面にＰ−ＧａＡＩＡｓをエピタキ
シャル成長させることにより、ＰＩｉｉ４１を形成する
。
シャル成長させることにより、ＰＩｉｉ４１を形成する
。
■ 前記Ｐｍ４１０表面にＰ”−ＧａＡｓをエピタキシ
ャル成長させて、コンタクト層４３を形成する。
ャル成長させて、コンタクト層４３を形成する。
尚■〜■までの成長工程は、所謂ＭＢＥ装置でもって、
順次厚さ方向に制御され連続成長させている。
順次厚さ方向に制御され連続成長させている。
■ 半絶縁基板ｌＯまで届くメサエッチングを施して各
行ごとに下部電極２０を絶縁分離させる。
行ごとに下部電極２０を絶縁分離させる。
■ 下部電極２０まで届くように前記下部電極２０と直
交する方向でメサエッチングを施して、各列ごとの各発
光素子４０や各抵抗１舗３０をそれぞれ絶縁分離さ一仕
る。
交する方向でメサエッチングを施して、各列ごとの各発
光素子４０や各抵抗１舗３０をそれぞれ絶縁分離さ一仕
る。
■ 各列ごとのコンタクト層４３に上部電極５０を蒸着
形成してパターニングした後、不要な前記コンタクト層
４３を除去する。
形成してパターニングした後、不要な前記コンタクト層
４３を除去する。
面、説明の都合上、第１図には、上部電極５０による２
層４１とＮＩＥｉ４２との短絡防止するための絶縁層を
示していない。
層４１とＮＩＥｉ４２との短絡防止するための絶縁層を
示していない。
前記抵抗層３０はＭＢＥ装置でもって、他の各層と連続
してエピタキシャル成長されるので、その製造が容易に
なるという効果を奏する。
してエピタキシャル成長されるので、その製造が容易に
なるという効果を奏する。
面、上述の実施例で、ｐｌ＊４ｉとＮ層４２とで構成し
た発光素子４０を１９１１にとって説明しているが本発
明はこれに限定されないことは勿論である。
た発光素子４０を１９１１にとって説明しているが本発
明はこれに限定されないことは勿論である。
また、抵抗層３０を下部電極２０と発光素子４０との間
に介在させた場合を説明しているが１１本発明番よこれ
に限定されず、発光素子４０と上部電極５０との間に介
在させてもよい。
に介在させた場合を説明しているが１１本発明番よこれ
に限定されず、発光素子４０と上部電極５０との間に介
在させてもよい。
（へ）効果
本発明に係る発光表示装置は、各発光素子と直列に抵抗
層を介在させ、電流制限抵抗を発光素子と同一チップ内
に形成しているので、電流制限抵抗を外部駆動回路に外
付けする必要がなし）。
層を介在させ、電流制限抵抗を発光素子と同一チップ内
に形成しているので、電流制限抵抗を外部駆動回路に外
付けする必要がなし）。
従つて、本発明によれば実装面積を小さくし、実装作業
が容易にできる。
が容易にできる。
第１図は本発明の一実施例を略示した斜視図である。
２０・・・下部電極、３０・・・抵抗層、４０・・・発
光素子、５０・・・上部電極。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 治
光素子、５０・・・上部電極。 特許出願人 ローム株式会社 代理人 弁理士 大 西 孝 治
Claims (2)
- （１）単一基板に複数の発光素子を配置形成し、各発光
素子を接続する上部電極と、各行に配列される各発光素
子の共通電極としての下部電極とを具備したモノリシッ
ク形の発光表示装置において、前記上部電極と下部電極
との間で、且つ、前記発光素子と直列に抵抗層を介在し
たことを特徴とする発光表示装置。 - （２）前記抵抗層は、エピタキシャル成長されるもので
あることを特徴とする特許請求の範囲第１項記載の発光
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058862A JPS60201380A (ja) | 1984-03-26 | 1984-03-26 | 発光表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058862A JPS60201380A (ja) | 1984-03-26 | 1984-03-26 | 発光表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201380A true JPS60201380A (ja) | 1985-10-11 |
Family
ID=13096524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59058862A Pending JPS60201380A (ja) | 1984-03-26 | 1984-03-26 | 発光表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201380A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8089078B2 (en) | 2008-03-28 | 2012-01-03 | Sanken Electric Co., Ltd. | Light emitting device |
| JP2015026731A (ja) * | 2013-07-26 | 2015-02-05 | 学校法人 名城大学 | 半導体光素子アレイ及びその作製方法と、半導体光素子アレイを用いた表示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017777A (ja) * | 1973-05-11 | 1975-02-25 | ||
| JPS58170058A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 光集積化半導体装置 |
-
1984
- 1984-03-26 JP JP59058862A patent/JPS60201380A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017777A (ja) * | 1973-05-11 | 1975-02-25 | ||
| JPS58170058A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | 光集積化半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8089078B2 (en) | 2008-03-28 | 2012-01-03 | Sanken Electric Co., Ltd. | Light emitting device |
| JP2015026731A (ja) * | 2013-07-26 | 2015-02-05 | 学校法人 名城大学 | 半導体光素子アレイ及びその作製方法と、半導体光素子アレイを用いた表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11094853B2 (en) | Passive micro light-emitting diode matrix device with uniform luminance | |
| US20180138381A1 (en) | Light-emitting diode device | |
| KR20180060704A (ko) | 수직 적층형 마이크로 디스플레이 | |
| US3555365A (en) | Integrated circuit matrix having parallel circuit strips | |
| JPS5853822A (ja) | 積層半導体装置 | |
| JPH0697704B2 (ja) | ＭＩＳ型ＺｎＳ青色発光素子 | |
| JPS60201380A (ja) | 発光表示装置 | |
| JP3340626B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| JPS60201381A (ja) | 発光表示装置 | |
| US7420998B2 (en) | Semiconductor laser device | |
| KR100675034B1 (ko) | 발광 소자 매트릭스 어레이 | |
| JPS60201680A (ja) | 発光表示装置 | |
| JPS60201382A (ja) | 発光表示装置 | |
| JPS60201679A (ja) | 発光表示装置 | |
| EP0630084A1 (en) | Semiconductor laser | |
| JPH05145117A (ja) | Ｌｅｄモノリシツクドツトマトリツクスの製造方法 | |
| JPH05315643A (ja) | 発光ダイオードアレー及びその製造方法 | |
| JP2997372B2 (ja) | 半導体発光装置 | |
| JPS5921173B2 (ja) | 半導体装置の接続端子 | |
| JP2002009331A (ja) | 発光ダイオードアレイ | |
| JP3359503B2 (ja) | 半導体発光装置 | |
| CN114759061B (zh) | 一种Micro LED芯片阵列集成结构 | |
| JPS59229885A (ja) | 半導体装置の製造方法 | |
| JPH03190287A (ja) | 発光ダイオードアレイ | |
| JPS60200283A (ja) | モノリシツク形発光表示装置 |