JPS60201438A - 割込み制御方式 - Google Patents

割込み制御方式

Info

Publication number
JPS60201438A
JPS60201438A JP5762184A JP5762184A JPS60201438A JP S60201438 A JPS60201438 A JP S60201438A JP 5762184 A JP5762184 A JP 5762184A JP 5762184 A JP5762184 A JP 5762184A JP S60201438 A JPS60201438 A JP S60201438A
Authority
JP
Japan
Prior art keywords
interruption
interrupt
register
instruction
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5762184A
Other languages
English (en)
Inventor
Mitsuo Morohashi
諸橋 光男
Nobuyuki Kikuchi
菊池 伸行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5762184A priority Critical patent/JPS60201438A/ja
Publication of JPS60201438A publication Critical patent/JPS60201438A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 fa+発明の技術分野 本発明はマイクロプログラム制御情報処理装置に係り、
特に複数のマイクロプログラムを有し、割込みによって
相互の切り換えが行われる場合の割込み制御方式に関す
る。
山)技術の背景 電子計算機システム等の各種処理装置を構成する方式と
して、マイクロプログラム制御方式が広(使用され、そ
の適用範囲の拡大と共にプログラム規模も大きくなって
いる。マイクロプログラムが大規模になると、これを複
数のプログラムに分割して構成する方式が用いられ、そ
の相互間の切り換えを発生する機構の一つとして、専用
のハードウェア回路として作られた割込み機構を具える
場合がある。このような割込み機構は、電子計算機等で
一般に用いられている割込み機構と同様の概念で動作し
、例えば装置外部等からの割込み要求信号を受け付ける
と、所定のマイクロプログラムへ強制的な分岐を発生す
る。
(C)従来技術と問題点 上記のような複数構成のマイクロプログラムを使用する
装置の例であるチャネル処理装置は、電子計算機システ
ムの人出力を制御する複数のチャネル装置と中央処理装
置との間に位置し、それらチャネル装置に共通な処理装
置として動作する。
チャネル処理装置の主要な機能には中央処理装置におい
て発行される入出力命令を受けつけて実行すること、チ
ャネル装置の状態情報を維持更新すること等がある。
入出力命令の一つに、テストチャネル命令(以下でTC
H命令と言う。)がある。この命令は、チャネル処理装
置に、特定のチャネル装置の状態情報を通知することを
要求する命令である。この命令は、チャネル処理装置で
処理され、その時の指定のチャネル装置の状態に応じて
チャネル処理装置から発生する信号に従って、所定の条
件コードを設定して実行を終わる。
こ\で、指定のチャネル装置が入出力処理中等で、新た
な処理要求を受けつけることができない状態にあるとき
は、核部の入出力処理き終了時にそのチャネルの使用が
可能になったことを示す状態情報を中央処理装置に通知
する為に、チャネル処理装置が保持するチャネル装置別
の制御情報(以下において、チャネル制御情報と言う。
)に、報告を要する旨の制御ビットをセットしてTCH
命令の処理を終わり、別途の処理において該制御ビット
がセントされていると、そのチャネルが使用可能である
ことを示す状態情報を主記憶装置へ転送し、中央処理装
置へ割込みを要求するようにされている。
チャネル制御情報は該当するチャネル装置が入出力処理
中の場合には、その処理の進行につれて、チャネル装置
からの要求等によって更新されなければならない。従っ
て、チャネル制御情報に矛盾を生じないようにする為に
、チャネル装置の要求による処理とTCH命令による処
理との間になんらかの調整が必要になる。この為に従来
は、チャネル装置からの要求で処理をしている期間中は
TCH命令の受付を遅延させ、その処理完了後にTCH
命令を処理していた。
しかし中央処理装置のプログラムにおいて、入出力装置
の動作を開始させるための入出力命令(所謂、入出力起
動命令)を発行する前には、通常必ずTCH命令を発行
してチャネル装置が入出力起動命令を受付可能かをテス
トするので、TCH命令の発行頻度は相当高く、その実
行がチャネル処理装置において遅延され、従って中央処
理装置が無駄に保留されると、システムの処理能力を減
退させるおそれがあった。
(d1発明の目的 従って本発明の目的は、上記の場合を典型的な例とする
、従来システムの問題点を除き、TCH命令等の実行が
遅延されることが少なくなるマイクロプログラム割込み
の制御方式を提供するにある。
te+発明の構成 この目的は本発明によれば、割込みによって切り換えが
行われる複数のマイクロプログラムを有するマイクロプ
ログラム制御情報処理装置の割込み制御方式において、
該別込みを無効化するマスク手段、該マスク手段を有効
化することを指定するマイクロ命令手段、及び該マイク
ロ命令の実行により起動され該マイクロ命令で指定され
た時間上記マスク手段を有効化する手段を有することを
特徴とする割込み制御方式、特に同一の情報を更新する
2以上のマイクロプログラムが、該情報を更新する前に
上記マイクロ命令を発行する手段を有することを特徴と
する割込み制御方式によって達成される。即ち、マイク
ロプログラムにおいて、必要な時間を限って割込みを禁
止し、且つ指定の時間経過後自動的に割込み可能状態に
復す手段が提供されるので、同一情報を更新する複数の
マイクロプログラム間において、緊急処理を要する割込
みを不必要に遅延させることなく、矛盾の発生を予防す
ることが可能になる。
(f)発明の実施例 図は本発明の実施例を示す回路のブロック図で、例えば
チャネル処理装置内の本発明と直接関連する部分を示し
ている。制御記憶装置1はマイクロプログラムを構成す
るマイクロ命令を主に格納する。制御記憶装置1はアド
レス・レジスタ2によって指定されたアドレスの記憶内
容をデータ・しジスタ3にセットする。アドレス・レジ
スタ2には、図示されない公知の手段によって、通常は
マイクロプログラムの開始アドレスがセントされ、逐次
次のマイクロ命令のアドレスへ更新される。
又、割込みが実行されるときには、図示されない割込み
制御回路の制御によってアドレス・レジスタ2へ割込み
処理マイクロプログラムの開始アドレスがセットされる
。データ・レジスタ3には実行すべきマイクロ命令がセ
ットされる。
レジスタ3のマイクロ命令はデコーダ4によってチャネ
ル処理装置内の各部を制御する信号に変換される。本発
明においては、カウンタ7及び関連回路が設けられ、デ
コーダ4で変換される信号出力の1である信号5がカウ
ンタ7へデータをセットするための制御信号となる。信
号5はレジスタ3に本発明の割込み禁止マイクロ命令が
セットされたとき活性化される。
割込み禁止マイクロ命令の一部のビット列は割込みを禁
止する必要のある時間長に従って定められ、転送線6を
経てカウンタ7へ導かれ、信号5がアクチブの時カウン
タ7にセントされる。
カウンタ7は適当なビット長の減算カウンタ回路で、正
整数をセットし、適当なりロック・パルスで駆動されて
”0”になるまで減算するように構成される。カウンタ
7の全ビットの出力はO検出回路8に接続され、全ピン
トが”0”になったとき回路8の出力である割込みマス
ク信号9を”■”とする。ゲート10は割込みマスク信
号9と割込み要求信号12との論理積出力を割込み信号
11とする。割込み信号11は図示されない公知の割込
み制御回路へ入力し、”1”のとき割込み動作を起こす
信号である。
従って割込み禁止マイクロ命令が実行されると、その後
練命令の時間指定ビット列で定まる時間の間は、割込み
要求信号12に要求があってもマスクされて割込みは抑
止され、その時間経過後自動的にマスクは解除されて割
込みが起こる。
以上の説明から、上記の割込み禁止マイクロ命令に適当
な時間指定を設定しておけば、その命令を実行後は割込
み発生による中断を考慮する必要なく、所要の処理を完
了することが可能となる。
且つこの時間指定を必要最小限にしておけば、不必要に
緊急処理要求を待たせることなく、自動的に該処理の割
込みを可能にする状態に復すことは明らかであろう。
本発明の好適な実施例として、割込み要求信号12は中
央処理装置のTCH命令発行により出されるものとすれ
ば、チャネル処理装置におけるチャネル装置の要求処理
マイクロプログラムの中のチャネル制御情報更新処理の
直前に上記割込み禁止マイクロ命令を置き、その時間指
定を該更新処理のみに必要な時間に設定しておく。
(g1発明の効果 以上の説明から明らかなように、本発明によればチャネ
ル処理装置等のマイクロプログラムへの割込みの遅延の
ために起こる、従来方式のような中央処理装置等の無効
な保留が避けられ、従ってシステムの処理能力の減退を
防止できるので、著しい工業的効果を有する。
【図面の簡単な説明】
図は本発明の実施例回路のブロック図である。 図において、1は制御記憶装置、2はアドレス・レジス
タ、3はデータ・レジスタ、4はデコーダ、7はカウン
タ、8はO検出回路、9は割込みマスク信号、10は論
理積ゲート、11は割込み信号、12は割込み要求信号
を示す。 代理人 弁理士 検量 宏四部 0

Claims (1)

  1. 【特許請求の範囲】 111割込みによって切り換えが行われる複数のマイク
    ロプログラムを有する、マイクロプログラム制御情報処
    理装置の割込み制御方式において、該別込みを無効化す
    るマスク手段、該マスク手段を有効化することを指定す
    るマイクロ命令手段、及び該マイクロ命令の実行によっ
    て起動され、該マイクロ命令で指定された時間上記マス
    ク手段を有効化する手段を有することを特徴とする割込
    み制御方式。 (2)同一の情報を更新する2以上のマイクロプログラ
    ムが、該情報を更新する前に上記マイクロ命令を発行す
    る手段を有することを特徴とする特許請求の範囲第(1
    )項記載の割込み制御方式。
JP5762184A 1984-03-26 1984-03-26 割込み制御方式 Pending JPS60201438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5762184A JPS60201438A (ja) 1984-03-26 1984-03-26 割込み制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5762184A JPS60201438A (ja) 1984-03-26 1984-03-26 割込み制御方式

Publications (1)

Publication Number Publication Date
JPS60201438A true JPS60201438A (ja) 1985-10-11

Family

ID=13060942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5762184A Pending JPS60201438A (ja) 1984-03-26 1984-03-26 割込み制御方式

Country Status (1)

Country Link
JP (1) JPS60201438A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262852A (ja) * 1985-09-11 1987-03-19 Mitsubishi Yuka Badische Co Ltd 自己架橋型樹脂水性分散液組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262852A (ja) * 1985-09-11 1987-03-19 Mitsubishi Yuka Badische Co Ltd 自己架橋型樹脂水性分散液組成物

Similar Documents

Publication Publication Date Title
KR100588790B1 (ko) 데이터처리기에서의후속명령처리에작용하는방법및장치
EP0180476B1 (en) Microprogramme sequence controller
JPH0430053B2 (ja)
JPS63307535A (ja) パイプライン制御回路
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
JPS60201438A (ja) 割込み制御方式
US4862352A (en) Data processor having pulse width encoded status output signal
JPS59739A (ja) マイクロプログラム処理装置における時間保障方式
JPS60124746A (ja) デ−タ処理装置
JPH03271829A (ja) 情報処理装置
JPS62130427A (ja) メモリリ−ド/ライト方式
JP3100705B2 (ja) マイクロプロセッサ内の命令準備のための装置
KR950004227B1 (ko) 정보처리시스템
JPS6220032A (ja) 情報処理装置
JPS61143848A (ja) マイクロプログラム制御装置
JP3168663B2 (ja) 情報処理装置
JPS63244237A (ja) 情報処理装置
JPH0283779A (ja) ベクトル処理装置の命令実行制御方式
JPS60193046A (ja) 命令例外検出方式
JPS59177633A (ja) デ−タ・チエイニング制御方式
JPS61131125A (ja) 情報処理装置
JPH0330022A (ja) 情報処理装置
JPS61118840A (ja) 電子計算機の制御方式
JPH0561660B2 (ja)
JPS583012A (ja) タイムオブディクロックの同期化方式